JPS5830613B2 - プログラム付音声電卓 - Google Patents

Description

【発明の詳細な説明】 本発明はメモリーに記憶されたプログラム情報を順次音
声で出力させるようにしたプログラム付音声電卓に関す
る。

従来のキー人力型プログラム電卓に於いては、そのプロ
グラムが正しく記憶されているかどうかは、表示或いは
印字結果を見てチェックしていた。

しかし、これではプログラマ−が自分の原稿を見て、又
表示或いは印字を見なげればならず時間が掛かると共に
疲れることが多かった。

本発明は上記欠点を除去するためになされたもので、メ
モリーに記憶されたプログラム内容を音声で順次チェッ
クの為に出力させ、さらにメモリーからのプログラム内
容の読出し間隔を調整して、音質を変えることなく音声
出力プログラム内容の語と語の間の時間長の調整を可能
にして操作者の便宜を図ることを目的としたものである
。

以下本発明の一実施例を図面と共に説明する。

第１図は本発明によるプログラム付音声電卓のフロック
図を示し、図においてＫＵはキーユニットを表わし、こ
のユニットは数値、ファンクション、プログラムキー等
の各種キーを備えるキ一群にと、スタートキーＳＫ及び
プログラムカウンターＰＲＣをリセットするためのリセ
ットキーＰＣＫを有する。

ＥＣはエンコーダ、Ｂ１は第１のバッファーレジスタ、
ＰＲＭはプログラム情報を記憶するプログラムメモリー
、Ｂ２は第２のバッファーレジスタ、ＤＣはデコーダー
、ＣＵは中央処理回路、ＣＣはコードコンバーター、Ｖ
ＡＣはアドレスカウンター、ＶＤＣはアドレスデコーダ
ーＶＲＯＭは音声出力すべきディジタル情報を記憶する
、例えばリード・オンリー・メモリー、ＤＡはデジタル
・アナログ変換器、ＬＰＦ はローパスフィルター、Ｄ
はドライバー回路、ＳＰはスピーカ、ＪＥはＶＲＯＭの
プログラム終了ＥＮＤ コード検出回路、ＭＭは単安定
マルチバイブレーク、Ｑｏはパルス発生器、ＩＮＣはＰ
ＲＣのリセット回路、Ｑ１〜Ｑ３は順序信号発生回路Ｓ
ＨＲはシフトレジスタ、ＦＥはフリップフロップ回路、
ＪＥＤはジャッジ回路、Ｇｏ−Ｇ６．Ｇ８はアンドゲー
ト、Ｇ７はオアゲート、ｓｗ、、ＳＷ２はモード切換ス
イッチを表わし、ＳＷ、はプログラム書込みモードＷ、
プログラム読取り実行モードＲ１通常の演算モードＮ及
びプログラムメモリーの記憶内容をチェックするための
チェックモードＣＨの各モード端子を有し、ＳＷ２はプ
ログラムメモリー内容を自動的に音声出力させるオート
モード端子Ａと、手動でチェックするための音声出力モ
ード端子Ｎを有する。

上記構成に於て、プログラムメモリーＰＲＭには、キー
に対応したコード、例えば、ハルトコード（Ｈ）、メモ
リープラスコード（Ｍ）、乗算指示コード（Ｘ）、開平
コード（ｆ−）、イコールコード（−）、プログラム終
了コード（Ｅ）が記憶されている。

第１図の様にプログラムメモリーにＨ，Ｘ、−１Ｍ、Ｊ
−・・・Ｅをプログラムしていると、これをチェックし
たい時にスイッチＳｗ１をチェックモードＣＨにして、
キーユニツ）ＫＵのスタートキーＳＫを押圧すると、も
しスイッチ呂■２がオートモードＡにある時は、順次、
１１ハルト１；、“タイムズ゛、゛イコール゛′、“エ
ム１１、“１イコール“・・・″エンド１′という様に
音声出力する。

又スイッチ呂■２をノーマルモードＮにしてお（と、ス
タートキーＳＫを押せば、先ず１１ハルト１１次にもう
一度押せばＩ′タイムズ、以下、スタートキーＳＫを押
す毎に′１イコール“、゛１エム１““ハルト“′・・
・と進んで順次音声出力してゆく。

したがって操作者に合ったスピードでプログラムのチェ
ックが出来る。

もちろん前記オートモードＡでもボリュームＶＲにて各
語と語の間の時間の長さを調整することもできる。

次に動作を説明する。

■ スイッチＳＷ、をプログラムの書き込みモードＷに
した場合。

スイッチＳｗ１をプログラム書き込みモートＷに設定し
て、先ずプログラムカウンターリセットキーＰＣＫを押
してプログラムカウンターＰＲＣのリセット回路ＩＮＣ
をリセットし、このカウンターがプログラムメモリーＰ
ＲＭの第１桁目を指示する。

このようにしてキーユニツ）ＫＵ内のキーフロックにの
例えばハルト（Ｈ）キーを押すとエンコーダＥＣでコー
ド変換されて、第１のバッファーレジスタＢ１ に入り
記憶されると共に、書込みモードＷであるからアンドゲ
ートＧ１ がオンとなり、オアゲートＧ９を介して順序
信号発生回路Ｑ１〜Ｑ３を働かす。

Ｑ１〜Ｑ３はその入力信号Ｑ＋ｉｎに対して第２図の様
に動作する。

先スハルスＱ１の発生でゲートＧ。

がオンして、プログラムカウンターＰＲＣのＩＩ ＩＩ
＋の位置に相当したプログラムメモリーＰＲＭの桁に第
１のバッファＢ１ の内容が入る。

ここでは第１桁にハルト（Ｈ）コードが入ることになる
。

このモードでは順序信号発生回路Ｑ２は関係なく、パル
スＱ３でカウンターＰＲＣを１桁左シフトさせ、“１゛
の位置を第２桁に移し、（第１図の状態）次のキー人力
に備える。

次にキーブロックにの乗算指示（Ｘ）キーを押すと、こ
れに対応したコードがエンコーダＥＣによって発生し、
バッファＢ１に入ると共にゲートＧ１がオンして順序信
号発生回路Ｑ１〜Ｑ３を働かす。

順序信号発生回路Ｑ１でバッファＢ１の内容がプログラ
ムカウンターＰＲＣで指定しているプログラムメモリー
ＰＲＭの第２桁に乗算指示（Ｘ）コードを入力する。

そして次の順序信号発生回路Ｑ３で又カウンターＰＲＣ
をシフトする。

これを繰り返して通常のプログラム入力を行なう。

α プログラムを読み取り実行するモードＲにした場合
。

上記プログラム書き込みモードＷでプログラムの入力を
完了し、スイッチ８ｖ、をプログラムを読み取り実行す
るモードＲに切換えて、プログラムカウンターリセット
キーＰＣＫを押してプログラムカウンターＰＲＣのリセ
ット回路ＩＮＣでカウンターをリセットさせ初期状態に
戻す。

そしてスタートキーＳＫを押圧するとゲ−）Ｇ２がオン
して順序信号発生回路Ｑ１〜Ｑ３を働かす。

パルスＱ、で第２のバッファＢ２にゲ−トＧ３を介して
プログラムメモリーＰＲＭの第１桁の内容を入力する。

パルスＱ３でプログラムカウンターＰＲＣをシフトする
。

ＤＣはデコーダで第２のバッファＢ２の内容をデコード
し、所望の演算制御を中央処理回路ＣＵに実行させる信
号を発生させるもので、これは読み取り実行モードＲの
時だげＲ２→ＣＵを行なうものである。

第１のフログラムはＨ（ハルト）であり、これはデータ
ー人力を指示するものであり、特に中央処理回路ＣＵは
動作せず、したがって処理終了信号Ｅ。

も出ない。計算機にデーター人力後、スタートキーＳＫ
を再び押すと同様に順序信号発生回路Ｑ１〜Ｑ３が働き
、パルスＱ１でＰＲＭ−＋Ｂ２を行なう。

第２のバッファＢ２は前のパルスＱ３でプログラムカラ
ンＪ−ＰＲＣがシフトされているので２桁目のＸ（乗算
指示）コードがバッファＢ２に入っている。

したがってＸコードに対応する処理を中央処理回路ＣＵ
で行なうと同時にパルスＱ３でカウンターＰＲＣを又シ
フトしておく。

中央処理回路ＣＵで処理した後、処理終了信号Ｅｏが発
生すると、今度はゲートＧ、がオンして順序信号発生回
路Ｑ１〜Ｑ３を働かす。

フリップフロップＦＥはスタートキーＳＫでセットされ
、第２のバッファの内容がＥＮＤ コードであることが
ジャッジ回路ＪＥＤで検知されるとリセットされるもの
である。

ここではフリップフロップＦＥはセット状態である。

Ｒモードで演算処理終了信号Ｅ。がゲートＧ４に与えら
れるとゲートＧ９を介して順序信号発生回路Ｑ、が働き
、プログラムメモリーＰＲＭの第３桁目のイコール（−
）に対応するコードが第２のバッファＢ２に入り、これ
が中央処理回路ＣＵで処理される。

すなわちＨＸ−と処理したことからＸ−が２乗計算であ
ると、Ｈの時に計算機に入れたデーターの２乗計算を自
動的に行なったことになる。

この様にＨ（ハルト）コード以外は中央処理回路ＣＵの
演算処理終了信号Ｅ。

出力で自動的にプログラムが進んでゆく。

そしてＥＮＤ信号Ｅが第２のバッファＢ２に到達すると
、フリップフロップＦＥがリセットされゲートＧ４はオ
フし、処理を停止させる。

■ スイッチ品Ｖ、をチェックモードＣＨにした場合。

プログラムカウンターリセットキーＰＣＫでカウンター
ＰＲＣをリセットしておいて、スタートキーＳＫを押す
と、ゲートＧ５がオンして、カウンターＰＲＣが初期状
態であることもあって、プログラムメモリーＰＲＭの第
１桁のＨ（ハルト）コードを第２のバッファＢ２に入れ
る。

続く順序信号発生回路Ｑ２でゲートＧ３がオンする。

ここでＶＲＯＭは音声出力すべきディジタル情報を記憶
するリード・オンリー・メモリーであり、図示の如く各
語（言葉）の領域がある。

このＶＲＯＭはアドレスカウンターＶＡＣでアクセスさ
れる。

アドレスカウンターＶＡＣのアドレスコードをアドレス
デコーダＶＤＣでデコードして所望のステップをアクセ
スする。

アドレスカウンターＶＡＣがリセット状態ではＶＲＯＭ
のどのステップもアクセスしない。

例えば、１１イチ＋１を発生させたい時、カウンターＶ
ＡＣにＶＲＯＭの＋１イチ１１の領域のイニシャルアド
レスを入れてやると、ＲＯＭ出力Ｒ６より″イチ′”を
形成する音声データーの第４ステツプが出力される。

以下１１イチ＋１領域の最終ステップに入っているＥＮ
Ｄ コードが来る迄はアドレスカウンターＶＡＣは自動
的にカウントアツプしていきＶＲＯＭ出力Ｒ６より順次
音声デジタル情報を出力する。

ＥＮＤコードがＥＮＤコード検出回路で検知されると、
アドレスカウンターＶＡＣを再びリセットする。

この間のＶＲＯＭのＲｏ出力をデジタル・アナログ変換
器ＤＡ、ローパスフィルターＬＰＦ、ドライバー回路り
を介してスピーカＳＰに供給し、１１イチ１１を発生さ
せる。

今スイッチＳｗ２をオートモードＡにしておく。

ＥＮＤコードの発生でＥＮＤコード検出回路ＪＥの出力
が出てアドレスカウンターＶＡＣをリセットすると同時
に単安定マルチバイブレークＭＭを働かせ、さらにこの
立下りでＱ。

パルスを発生させる。

このタイムチャートが第３図に示される。

この単安定マルチバイフレークＭＭとパルス発生回路Ｑ
。

の処理は、ＥＮＤコードが出て、次の語の発声に移る時
、音声の休止時間を設け、聞き易くする為の一種の遅延
回路に相当する。

単安定マルチパイプレークＭＭについているボリューム
ＶＲは単安定マルチバイブレ−ＪＭＭの出力パルス巾を
可変にする為のものである。

ボリュームＶＲによってＥＮＤ コードの到来をゲート
Ｇ６に与えるまでの時間を調整している。

ＣＣは第２のバッファＢ２に入っているコードに対応し
たＶＲＯＭ の領域を指定する為にＶＲＯＭのイニシャ
ルアドレスに第２のバッファＢ２のコードを変換する為
のコードコンバータである。

順序信号発生回路Ｑ２の発生でゲートＧ８を介して第２
のバッファＢ２の内容をコードコンバータＣＣでコンバ
ートしてアドレスカウンターＶＡＣへ入れることによっ
て所定の語が発声される。

例えば、上記の如く第１の語“ハルト“を発声し、その
ＶＲＯＭの出力Ｒ８に１１ハルト１！のＥＮＤコードが
来ると、遅延されてパルスＱ。

が出て、もしオートモードＡにスイッチＳＷ２があれば
ゲートＧ６をオンしてＱｌを再度発生させる。

これで次にプログラムメモリーＰＲＭの第２桁の乗算指
示（Ｘ）コードが第２のバッファＢ２に入り、続くパル
スＱ２でＸコードに対応するプログラムアドレスカウン
ターＶＡＣが設定され、“１タイムズ１１が発声される
。

以下自動的にプログラムメモリーＰＲＭの内容を音声出
力してゆく。

その後プログラムメモリーＰＲＭのＥＮＤ ニア −ド
Ｅが第２のバッファＢ２に到来すると、ジャッジ回路Ｊ
ＥＤ が１となり、フリップフロップＦＥをリセットし
てゲートＧ６をオフにして終了する。

もちろん順序信号発生回路Ｑ１に続きパルスＱ２が発生
しているので１１エンド１１が発声される。

以上がオートモードＡの状態である。

もし、スイッチＳｗ２がノーマルＮのモードであればゲ
ートＧ６は常にオフにある為、最初スタートキーＳＫを
押して、１１ハルト１を発声して出力Ｒ６にＥＮＤコー
ドが来ても次の乗算指示コードＸには移らない。

Ｘに移すには再びスタートキーＳＫを押してゲートＧ５
をオンさせて順序信号発生回路Ｑ１〜Ｑ３を発生させれ
ば良い。

すなわち、スイッチＳｗ２の通常の演算モードＮはスタ
ートキーＳＫを押す毎にプログラムメモリーＰＲＭの１
ステツプ毎を音声出力させる手動チェックの音声出力モ
ードである。

上述の音声としては、Ｈコードを１１ハルト１１Ｆコー
ドを１１ルート＋１と発声するようにしたが、これの代
りに単にＨは＋１イチ１、Ｆは１１ゴ１１という様に数
値表現にしてもよいことはもちろんである。

以上のように本発明によれば、メモリーに記憶されたプ
ログラム内容を順次音声で出力させるようにしたから、
プログラム内容が正しく記憶されているかどうかを原稿
と表示或いは印字結果の双方を見て確認する必要がなく
、時間も掛からず又疲れることもなくプログラム内容を
チェックすることができる。

また、語を表わすデジタル情報を記憶する音声メモリの
出力に応答して次にプログラムメモリから読出される記
憶内容の読出し間隔を調整できるようにしたから、音声
出力される語と語の間の時間長を音質を変えることなく
°調整でき操作者に合った速度でプログラムチェックが
行なえる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す音声電卓のブロック図
、第２図は順序信号発生回路で発生する各パルスのタイ
ムチャート、第３図は音声出力の速度調整回路の各パル
スのタイムチャートを示す。 図中、ＫＵ：キーユニット、Ｋ：キ一群、ＳＫニスター
トキー、ＰＣＫ：リセットキー、ＥＣ：エンコーダ、Ｂ
１：第１のバッファ、ＰＲＭニブログラムメモリー、Ｂ
２：第２のバッファ、ＤＣ：デコーダ、ＣＵ：中央処理
回路、ＣＣ：コードコンバーター、ＶＡＣニアドレスカ
ウンター、ＶＤＣニアドレスデコーダー、ＶＲＯＭ：音
声出力すべきデジタル情報を記憶するリード・オンリー
・メモリーＤＡ：デジタル・アナログ変換器、ＬＰＦ：
０−パスフィルター、Ｄニドライバー回路、ＳＰ：ス
ピーカ、ＪＥ ： ＥＮＤコード検出回路、ＭＭ：単安
定マルチバイブレーク、ＰＲＣニブログラムカウンター
、ＩＮＣ：リセット回路、Ｑ、〜Ｑ３：順序信号発生回
路、ＳＨＲ：シフトレジスター、ＦＥ：フリップフロッ
プ、ＪＥＤ：ジャッジ回路、Ｇｏ−Ｇ６゜Ｇ８：アント
ゲート、Ｇ７：オアゲート、ＳＷ、 。 ＳＷ２：モード切換スイッチ、Ｗニブログラム書込みモ
ード、Ｒニブログラム読取り実行モード、Ｎ：通常の演
算モード、ＣＨ：チェックモード、Ａ：オートモード、
Ｎ：手動チェックモード。

Claims (1)

1. 【特許請求の範囲】 １ プログラムメモリを備えるプログラム付電卓におい
   て、 前記メモリからの記憶内容の読出しを指示する手段と、 前記メモリの記憶内容に対応する語を表わすデジタル情
   報を記憶する音声メモリと、 前記プログラムメモリと音声メモリとの間に挿入され前
   記指示手段に応答し前記プログラムメモリから順次出力
   される記憶内容に基づき前記音声メモリ内の所定の語を
   表わすデジタル情報をアドレス選択するためのアドレス
   選択回路と、前記音声メモリから出力されるデジタル情
   報に対応する音声を出力する音声発生器と、 音声発生後、前記デジタル出力情報に応答し次に前記プ
   ログラムメモリから読出される記憶内容の読出し間隔を
   調整する回路とを備えることを特徴とするプログラム付
   音声電卓。