JPS583102A - 再生信号の時間軸補正装置 - Google Patents
再生信号の時間軸補正装置Info
- Publication number
- JPS583102A JPS583102A JP56101744A JP10174481A JPS583102A JP S583102 A JPS583102 A JP S583102A JP 56101744 A JP56101744 A JP 56101744A JP 10174481 A JP10174481 A JP 10174481A JP S583102 A JPS583102 A JP S583102A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time axis
- circuit
- delayed
- reproduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/06—Angle-modulation recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は再生信号の時間軸補正装置に関し、特に角度変
調方式によシ情報記録がなされた記録媒体からの再生信
号の時間軸補正をなす装置に関するものである。
調方式によシ情報記録がなされた記録媒体からの再生信
号の時間軸補正をなす装置に関するものである。
ビデオディスク等の記録媒体からの再生信号の時間軸補
正のためには、再生信号の時間軸誤差信号に応じて情報
読取用のピックアップ検出点全配録トランク接線方向へ
移動制御する方法や、再生信号系にＣＣＤ （チャージ
カップルドデバイス）等の可変遅延素子を挿入してこの
遅延量を再生信号の時間軸誤差信号に応じて制御する方
法がある。
正のためには、再生信号の時間軸誤差信号に応じて情報
読取用のピックアップ検出点全配録トランク接線方向へ
移動制御する方法や、再生信号系にＣＣＤ （チャージ
カップルドデバイス）等の可変遅延素子を挿入してこの
遅延量を再生信号の時間軸誤差信号に応じて制御する方
法がある。
前者の方法は、ピックアップ検出点を移動させるもので
あるから機械系の制御が時間軸サーボ系内に存在するた
めに系の遅れは避けられないことや、機械系部品の信頼
度等の低下の欠点がある。
あるから機械系の制御が時間軸サーボ系内に存在するた
めに系の遅れは避けられないことや、機械系部品の信頼
度等の低下の欠点がある。
また後者の方法は、ＣＣＤの駆動のだめの付属回路が複
雑となり、特に数１０ ｎ ｓｅｃ程度の位相誤差を補
正するには回路的にも問題があると共に補正可能時間の
オーダーによっては多段構成となって集積回路化に難点
を生じる欠点がある。
雑となり、特に数１０ ｎ ｓｅｃ程度の位相誤差を補
正するには回路的にも問題があると共に補正可能時間の
オーダーによっては多段構成となって集積回路化に難点
を生じる欠点がある。
従って、本発明の目的は上記欠点を排除して簡単な構成
でかつ集積化が容易な再生信号の時間軸補正装置を提供
することである。
でかつ集積化が容易な再生信号の時間軸補正装置を提供
することである。
本発明による時間軸補正装置は、ＦＭ（周波数変調）や
ＰＭ（位相変調）等のいわゆる角度変調波がその振幅に
は何等情報を含まないために、リミッタにより矩形波変
換して信号処理をなすことが可能であるという事実に鑑
みてなされたものであって、その特徴とするところは再
生された角度変調波全入力とするディレイドマルチバイ
ブレータを有し、このディレイドマルチバイブレータの
遅延量を時間軸誤差信号に応じて制御するようにしたこ
とにある。
ＰＭ（位相変調）等のいわゆる角度変調波がその振幅に
は何等情報を含まないために、リミッタにより矩形波変
換して信号処理をなすことが可能であるという事実に鑑
みてなされたものであって、その特徴とするところは再
生された角度変調波全入力とするディレイドマルチバイ
ブレータを有し、このディレイドマルチバイブレータの
遅延量を時間軸誤差信号に応じて制御するようにしたこ
とにある。
以下に、図面を用いて説明する。
第１図は本発明の実施例の回路図であり、再生Ｒ，Ｆ（
高周波）信号であるＦＭ大入力リミ・ツタ１により振幅
制限されて矩形波信号となり、次段のル個（ＴＬは自然
数）の縦続接続されたディレイドマルチバイブレータ２
−１〜２−ｎの初段の回路へ入力される。最終段の回路
’ｌ−ｎの出力がＦＭ検波器３に入力されてＦＭ検波さ
れ、Ｌ Ｐ Ｆ ４． ’に経ることにより例えばカラ
ービデオ信号に復調される。
高周波）信号であるＦＭ大入力リミ・ツタ１により振幅
制限されて矩形波信号となり、次段のル個（ＴＬは自然
数）の縦続接続されたディレイドマルチバイブレータ２
−１〜２−ｎの初段の回路へ入力される。最終段の回路
’ｌ−ｎの出力がＦＭ検波器３に入力されてＦＭ検波さ
れ、Ｌ Ｐ Ｆ ４． ’に経ることにより例えばカラ
ービデオ信号に復調される。
ディレイドマルチバイブレータ２−１〜２−ｎの各々は
、入力パルスの立上り（立下り）タイミングに応答して
一定の遅延時間τＯ’にもって立上り（立下り）、また
人力パルスの立上り（立下り）タイミングに応答して同
じく遅延時間τθをもって立下る（立上る）如き動作音
なすもので、周知の構成が用いられる。例えば、図示の
如く、一対の差動接続されたトランジスタＱｌ、Ｑ２の
共通エミッタに、トランジスタＱ３．抵抗Ｒ１より成る
定電流源が接続されており、両トランジスタＱｌ 、Ｑ
２のコレクタ間には回路時定数を定める容量素子Ｃ。
、入力パルスの立上り（立下り）タイミングに応答して
一定の遅延時間τＯ’にもって立上り（立下り）、また
人力パルスの立上り（立下り）タイミングに応答して同
じく遅延時間τθをもって立下る（立上る）如き動作音
なすもので、周知の構成が用いられる。例えば、図示の
如く、一対の差動接続されたトランジスタＱｌ、Ｑ２の
共通エミッタに、トランジスタＱ３．抵抗Ｒ１より成る
定電流源が接続されており、両トランジスタＱｌ 、Ｑ
２のコレクタ間には回路時定数を定める容量素子Ｃ。
３−
が設けられている。トランジスタＱｌ、Ｑ２のコレクタ
には夫々スイッチング用トランジスタＱ４．Ｑ５がこれ
らトランジスタＱｌ、Ｑ２とカスケード接続となるよう
に設けられておシ、両トランジスタＱ’＋Ｑ５のコレク
タをベース入力とする正帰還用のスイッチングトランジ
スタＱ６．Ｑ’７が設けられ、両トランジスタＱ６．Ｑ
７のエミッタはそれぞれトランジスタＱ５．Ｑ４ のペ
−スに接続されている。
には夫々スイッチング用トランジスタＱ４．Ｑ５がこれ
らトランジスタＱｌ、Ｑ２とカスケード接続となるよう
に設けられておシ、両トランジスタＱ’＋Ｑ５のコレク
タをベース入力とする正帰還用のスイッチングトランジ
スタＱ６．Ｑ’７が設けられ、両トランジスタＱ６．Ｑ
７のエミッタはそれぞれトランジスタＱ５．Ｑ４ のペ
−スに接続されている。
そして、両トランジスタＱ６．Ｑ７のコレクタには共に
回路電源＋ＶＣＣが供給されている。
回路電源＋ＶＣＣが供給されている。
トランジスタＱ４．Ｑ５のコレクタ電位を定めるべく、
トランジスタＱ８〜Ｑ１ｏ及び抵抗Ｒ２，Ｒ３より成る
バイアス発生回路が設けられてお９、このバイアス電圧
値が回路の遅延時間を定める一要素となるために、トラ
ンジスタＱｎ ｔ Ｑ１２及び抵抗Ｒ４〜Ｒ７より成る
温度補償回路が付加されている。
トランジスタＱ８〜Ｑ１ｏ及び抵抗Ｒ２，Ｒ３より成る
バイアス発生回路が設けられてお９、このバイアス電圧
値が回路の遅延時間を定める一要素となるために、トラ
ンジスタＱｎ ｔ Ｑ１２及び抵抗Ｒ４〜Ｒ７より成る
温度補償回路が付加されている。
他のディレイドマルチバイブレーク２−２〜２−ルにつ
いても全く同等構成とされてお９、各回路の電流源のト
ランジスタＱ３のベースに再生信号の時間軸誤差信号■
ｅが印加されて、電流源の電 ４− 流■ｏがこの信号ｖｇのレベルに応じて制御されるよう
になっている。
いても全く同等構成とされてお９、各回路の電流源のト
ランジスタＱ３のベースに再生信号の時間軸誤差信号■
ｅが印加されて、電流源の電 ４− 流■ｏがこの信号ｖｇのレベルに応じて制御されるよう
になっている。
第２図は第１図の回路２−１の動作波形図であり、（Ａ
） 、 （Ｂ）はリミッタｌによる再生ＲＰ倍信号正逆
相矩形波であって差動トランジスタＱｌ、Ｑ２の両ベー
ス入力であり、（Ｃ）、（Ｄ）は両トランジスタＱ１゜
Ｑ２のコレクタ波形である。そして（Ｅ） ｌ （Ｆ）
が正逆相の一対の出力波形であって、トランジスタＱ’
＋Ｑ５のベース若しくはトランジスタＱ７．Ｑ６の波形
を示している。すなわち、図示の構成によって、入力信
号の遷移タイミングに応答して所定の遅延時間τＯ’に
有するパルス遅延回路が得られることになる。
） 、 （Ｂ）はリミッタｌによる再生ＲＰ倍信号正逆
相矩形波であって差動トランジスタＱｌ、Ｑ２の両ベー
ス入力であり、（Ｃ）、（Ｄ）は両トランジスタＱ１゜
Ｑ２のコレクタ波形である。そして（Ｅ） ｌ （Ｆ）
が正逆相の一対の出力波形であって、トランジスタＱ’
＋Ｑ５のベース若しくはトランジスタＱ７．Ｑ６の波形
を示している。すなわち、図示の構成によって、入力信
号の遷移タイミングに応答して所定の遅延時間τＯ’に
有するパルス遅延回路が得られることになる。
こ＼で、当該ディレイドマルチバイブレークの遅延時間
τ０は、２ ＣｏＶｏ／Ｉｏとして表わされる。
τ０は、２ ＣｏＶｏ／Ｉｏとして表わされる。
ここに、ＣＯは容量素子の容量、Ｉｏは電流源電流、Ｖ
Ｏは温度補償回路のトランジスタＱｌｌ、Ｑ１２の両ベ
ース間電圧であり、トランジスタＱ４．Ｑ５のコレクタ
電位を定めるものである。
Ｏは温度補償回路のトランジスタＱｌｌ、Ｑ１２の両ベ
ース間電圧であり、トランジスタＱ４．Ｑ５のコレクタ
電位を定めるものである。
そこで、いま仮に位相（時間軸）誤差信号Ｖｅの圃が小
となると、電流源の電流■０が小となり、よって遅延時
間τ０が犬となる。すなわち、第２図に示すように、τ
０であった遅延量がτ１に変化することになる。これは
、容量ＣＯの充放電電流値が変化して回路時定数が変化
したことによる。
となると、電流源の電流■０が小となり、よって遅延時
間τ０が犬となる。すなわち、第２図に示すように、τ
０であった遅延量がτ１に変化することになる。これは
、容量ＣＯの充放電電流値が変化して回路時定数が変化
したことによる。
従って、入力信号（Ａｌ 、 （Ｂ）の遅延量を誤差信
号Ｖｅで制御することが可能となり、ＦＭ−ＲＰ倍信号
において簡単に時間軸制御がなされ得るものである。
号Ｖｅで制御することが可能となり、ＦＭ−ＲＰ倍信号
において簡単に時間軸制御がなされ得るものである。
遅延時間量τ０は、１１Ｏの制御のみならずＣＯやＶＯ
の制御にても可能であることから、第３図に示すように
時定数を定める容量Ｃｏ ｆ積極的に制御することがで
きる。すなわちコンデンサＣＯに可変容量ダイオードＤ
ｌとＤ２とを等制約に並列に挿入して、この容量値全誤
差信号ｖｅにより制御している。尚、ＣＩ、Ｃ２は誤差
信号ｖｅｆ力・ノドするだめの直流阻止用コンデンサで
ある。更には、ＶＯ（ｉｌ−周知の手段により制御して
も良いものである。
の制御にても可能であることから、第３図に示すように
時定数を定める容量Ｃｏ ｆ積極的に制御することがで
きる。すなわちコンデンサＣＯに可変容量ダイオードＤ
ｌとＤ２とを等制約に並列に挿入して、この容量値全誤
差信号ｖｅにより制御している。尚、ＣＩ、Ｃ２は誤差
信号ｖｅｆ力・ノドするだめの直流阻止用コンデンサで
ある。更には、ＶＯ（ｉｌ−周知の手段により制御して
も良いものである。
ディレイドマルチバイブレータ２−１〜２−ｎを複数個
縦続接続しているのは、ＦＭ４Ｆ’信号が高周波である
から１段の回路では大きな制御幅（τ０）が得にくいの
で、その幅を大きくしうるようにするためである。制御
幅の量や素子の特性により１個でもまた２個以上の段数
を用いても良い。
縦続接続しているのは、ＦＭ４Ｆ’信号が高周波である
から１段の回路では大きな制御幅（τ０）が得にくいの
で、その幅を大きくしうるようにするためである。制御
幅の量や素子の特性により１個でもまた２個以上の段数
を用いても良い。
第４図は第１図の回路を時間軸誤差信号発生部と共にブ
ロックにて示したもので、第１図と同等部分は同一符号
により示されている。Ｉ、ＰＩｉ” ４を経た再生カラ
ービデオ信号はディエンファシス回路５全通ってライン
出力となると共に、カラーバースト抽出回路６において
バースト信号のみが選択的に抜き出されてパーストゲー
ト７へ入力される。このゲート７では、同期分離回路８
からの水平同期信号に基づいてゲートパルス発生器９に
よす得うれタバーストケートハルスによす、バースト信
号のみがゲートされる。このゲート出力は位相比較器１
０において３．５８ＭＨｚのＶＣＯ（電圧制御発振器）
１１の出力と位相比較され、その比較出力はサンプルホ
ールド回路１２及びＬ Ｐ Ｆ １３’（ｒ介してＶＣ
ＯＩＩの制御信号となり、これら回路１０ 、１１ 。
ロックにて示したもので、第１図と同等部分は同一符号
により示されている。Ｉ、ＰＩｉ” ４を経た再生カラ
ービデオ信号はディエンファシス回路５全通ってライン
出力となると共に、カラーバースト抽出回路６において
バースト信号のみが選択的に抜き出されてパーストゲー
ト７へ入力される。このゲート７では、同期分離回路８
からの水平同期信号に基づいてゲートパルス発生器９に
よす得うれタバーストケートハルスによす、バースト信
号のみがゲートされる。このゲート出力は位相比較器１
０において３．５８ＭＨｚのＶＣＯ（電圧制御発振器）
１１の出力と位相比較され、その比較出力はサンプルホ
ールド回路１２及びＬ Ｐ Ｆ １３’（ｒ介してＶＣ
ＯＩＩの制御信号となり、これら回路１０ 、１１ 。
＝７−
１３によりＰＬＬ（フェイズロックドループ回路）が構
成されている。サンプルホールド回路１２ニよるホール
ド出力はＬＰＦ１４’５介してディレイドマルチバイブ
レータ２−１〜２−ｎ、の制御信号Ｖｅとなるものであ
り、これが再生信号の時間軸誤差信号である。
成されている。サンプルホールド回路１２ニよるホール
ド出力はＬＰＦ１４’５介してディレイドマルチバイブ
レータ２−１〜２−ｎ、の制御信号Ｖｅとなるものであ
り、これが再生信号の時間軸誤差信号である。
このサンプルホールド回路１２のサンプリングパルスは
、同期分離回路８の水平同期信号のタイミング毎に発生
されるが、そのためにサンプルパルス発生器１５が設け
られていれ。このパルスはサンプルパルス制御器１６ヲ
経てサンプルホールド回路１２のサンプルパルスとなる
が、垂直帰線区間にはカラーバーストが存在しないので
その区間はサンプルパルスの発生を防止する必要がある
と共に、ドロップアウトによりカラーバースト信号が存
在しなくなると同じくその間サンプルパルスの発生を防
止して正確な時間軸誤差信号を発生せしめるへく、サン
プルパルス制御器１６が動作する。このドロップアウト
によるカラーペースト信号の消失を検出すべくバースト
検出器１７が設けられている。
、同期分離回路８の水平同期信号のタイミング毎に発生
されるが、そのためにサンプルパルス発生器１５が設け
られていれ。このパルスはサンプルパルス制御器１６ヲ
経てサンプルホールド回路１２のサンプルパルスとなる
が、垂直帰線区間にはカラーバーストが存在しないので
その区間はサンプルパルスの発生を防止する必要がある
と共に、ドロップアウトによりカラーバースト信号が存
在しなくなると同じくその間サンプルパルスの発生を防
止して正確な時間軸誤差信号を発生せしめるへく、サン
プルパルス制御器１６が動作する。このドロップアウト
によるカラーペースト信号の消失を検出すべくバースト
検出器１７が設けられている。
８−
斜上のように、本発明によれば極めて簡単な構成で再生
信号の時間軸補正が可能となり、集積回路化も容易とな
って、信頼度及び小型化が達成される。また、補正量も
ディレイドマルチバイブレータの時定数や段数の制御に
より容易であるから数ＩＱ ｎ Ｓｅｃ程度の補正は簡
単な構成で実現可能である。
信号の時間軸補正が可能となり、集積回路化も容易とな
って、信頼度及び小型化が達成される。また、補正量も
ディレイドマルチバイブレータの時定数や段数の制御に
より容易であるから数ＩＱ ｎ Ｓｅｃ程度の補正は簡
単な構成で実現可能である。
第１図は本発明の実施例の回路図、第２図は第１図の回
路の各部波形図、第３図は本発明の他の実施例の一部回
路図、第４図は時間軸誤差信号発生回路と共に用いた場
合の回路ブロック図である。 主要部分の符号の説明 ｌ・・・・・・・・・リミッタ ２・・・・・・・・・ディレイドマルチバイブレータ３
・・・・・・・・・ＦＭ検波器 出願人 ユニバーサルパイオニア株式会社代理人
弁理士 藤 村 元 彦 手−続：？ＦＩｉ 、ロヨ書く自発） 昭和５７年５月２８日 特許庁長官 殿 １、事件の表示 昭和５６年特ｎ願第１０１７４／１号 ２、発明の名称 再生信号の時間軸補正装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都目黒区目黒１丁目４番１号名 称
ユニバーサルバイＡニア株式会社４、代理人 〒１
０４ 住 所 東京都中央１ヌ築地４丁目１番１７号銀座
大野ビル 電話（５４３）７３６９氏名 （７９１１）
弁理士藤村元彦 ５、補正命令の日付 自 発 ６、補正により増加する発明の数 なし７、補正の
対象 明細書の「発明の詳細な説明」の欄及び図面８、補正の
内容 （１） 明ｌ１１１の「発明の詳細な説明」の欄明細書
第７頁１４行乃至１７行の記載を下記の如く８“ｌ正す
る。 「にバリアプルキャパシタである可変容量ダイオード［
）１とＤ２とを等制約に並列に挿入して、この容量値を
誤差信号Ｖｅにより制御するようにするものである。更
」〈２） 図 面 第３図を別紙のとおり訂正する。 ＝２−
路の各部波形図、第３図は本発明の他の実施例の一部回
路図、第４図は時間軸誤差信号発生回路と共に用いた場
合の回路ブロック図である。 主要部分の符号の説明 ｌ・・・・・・・・・リミッタ ２・・・・・・・・・ディレイドマルチバイブレータ３
・・・・・・・・・ＦＭ検波器 出願人 ユニバーサルパイオニア株式会社代理人
弁理士 藤 村 元 彦 手−続：？ＦＩｉ 、ロヨ書く自発） 昭和５７年５月２８日 特許庁長官 殿 １、事件の表示 昭和５６年特ｎ願第１０１７４／１号 ２、発明の名称 再生信号の時間軸補正装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都目黒区目黒１丁目４番１号名 称
ユニバーサルバイＡニア株式会社４、代理人 〒１
０４ 住 所 東京都中央１ヌ築地４丁目１番１７号銀座
大野ビル 電話（５４３）７３６９氏名 （７９１１）
弁理士藤村元彦 ５、補正命令の日付 自 発 ６、補正により増加する発明の数 なし７、補正の
対象 明細書の「発明の詳細な説明」の欄及び図面８、補正の
内容 （１） 明ｌ１１１の「発明の詳細な説明」の欄明細書
第７頁１４行乃至１７行の記載を下記の如く８“ｌ正す
る。 「にバリアプルキャパシタである可変容量ダイオード［
）１とＤ２とを等制約に並列に挿入して、この容量値を
誤差信号Ｖｅにより制御するようにするものである。更
」〈２） 図 面 第３図を別紙のとおり訂正する。 ＝２−
Claims (5)
- （１）角度変調方式により情報が記録された記録媒体か
らの再生信号の時間軸補正をなす装置であって、再生さ
れた角度変調波を入力とするディレイドマルチバイブレ
ークを有し、前記ディレイドマルチバイブレータの遅延
量を再生信号の時間軸誤差に応じて制御するようにして
なる時間軸補正装置。 - （２）前記遅延量の制御は前記ディレイドマルチバイブ
レータの時定数を前記時間軸誤差に応じて制御してなる
特許請求の範囲第１項記載の装置。 - （３） 前記遅延量の制御は前記時定数を決定する容
量素子の容量の制御により行われるようにした特許請求
の範囲第２項記載の装置。 - （４）前記遅延量の制御は前Ｂ己時定数を決定する容量
素子への充電若しくは放電電流値の制御により行われる
ようにした特許請求の範囲第２項記載の装置。 - （５）前記ディレイドマルチバイブレータは複数段の縦
続接続構成よりなる特許請求の範囲第１項乃至第４項記
載のいずれかの装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101744A JPS583102A (ja) | 1981-06-29 | 1981-06-29 | 再生信号の時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101744A JPS583102A (ja) | 1981-06-29 | 1981-06-29 | 再生信号の時間軸補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583102A true JPS583102A (ja) | 1983-01-08 |
Family
ID=14308749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101744A Pending JPS583102A (ja) | 1981-06-29 | 1981-06-29 | 再生信号の時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583102A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5584308A (en) * | 1995-04-21 | 1996-12-17 | Maekawa; Seiji | Permanent wave method and apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319704U (ja) * | 1976-07-29 | 1978-02-20 |
-
1981
- 1981-06-29 JP JP56101744A patent/JPS583102A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319704U (ja) * | 1976-07-29 | 1978-02-20 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5584308A (en) * | 1995-04-21 | 1996-12-17 | Maekawa; Seiji | Permanent wave method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056272B2 (ja) | ||
| JPS6369315A (ja) | Ｃｍｏｓ回路を用いた可変遅延装置 | |
| US4099204A (en) | Delay circuit | |
| JPH0548037B2 (ja) | ||
| JPS583102A (ja) | 再生信号の時間軸補正装置 | |
| JPH02159815A (ja) | 可変遅延装置 | |
| US5191489A (en) | Method for transmitting record control signals and record control circuit | |
| JPS6369314A (ja) | Ｃｍｏｓ回路を用いた可変遅延装置 | |
| JPS5835708A (ja) | 記録情報再生装置 | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
| JPH05268017A (ja) | クロック発生装置 | |
| JPH02218278A (ja) | Ｆｍ変調回路 | |
| KR900005132Y1 (ko) | 디지탈 데이타 재생클럭 발생회로 | |
| JP2966666B2 (ja) | 復調装置 | |
| JPH0211048B2 (ja) | ||
| KR870001262Y1 (ko) | 동기 신호 발생회로 | |
| JPH048862B2 (ja) | ||
| JPH03225675A (ja) | データ再生装置 | |
| JPH05151587A (ja) | 自動制御装置 | |
| JPS5997231A (ja) | 位相同期回路 | |
| JPH0451909B2 (ja) | ||
| JPS6392183A (ja) | 記録再生装置 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 |