JPS583230A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS583230A JPS583230A JP56101566A JP10156681A JPS583230A JP S583230 A JPS583230 A JP S583230A JP 56101566 A JP56101566 A JP 56101566A JP 10156681 A JP10156681 A JP 10156681A JP S583230 A JPS583230 A JP S583230A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- reactive ion
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にに伴なうノ
臂ターン加工精度の要求から、半導体基板に対して垂直
力向に気状イオン或はイオンビームを入射させて加工を
行なう方法、例えば反応性イオン工、チンダ法（反応性
イオンビームエツチング法を含む）が検討されている。
臂ターン加工精度の要求から、半導体基板に対して垂直
力向に気状イオン或はイオンビームを入射させて加工を
行なう方法、例えば反応性イオン工、チンダ法（反応性
イオンビームエツチング法を含む）が検討されている。
仁の方法は従来のプラズマエツチングの如く等方的な工
、チングに対し１反応性のイオン或はイオンビームによ
るエツチングの六め、半導体基板に対し一定の方向性を
持ってイオン或はイオンビームが入射して工、チングが
行なわれる。その結果、エツチングされた／臂ターンの
側壁は垂直（一定の角度を持つ場合もめる）で、かつア
ンダーカ７．トがないという特性上、工、チンダのマス
ク・９タ一ン寸法に対して誤差の少ない利点を有する。
、チングに対し１反応性のイオン或はイオンビームによ
るエツチングの六め、半導体基板に対し一定の方向性を
持ってイオン或はイオンビームが入射して工、チングが
行なわれる。その結果、エツチングされた／臂ターンの
側壁は垂直（一定の角度を持つ場合もめる）で、かつア
ンダーカ７．トがないという特性上、工、チンダのマス
ク・９タ一ン寸法に対して誤差の少ない利点を有する。
ところが、従来エツチング工程の前に於ては特に加工表
面が汚染された場合を除き、前処理工程を経ず工、チン
グの為のｉヌクパターンな形成し、工、チングを行って
いた。しかし半導体装置の微細化の要求に応える反応性
イオンエツチング法等のアンメーカ、トの無い選択工。
面が汚染された場合を除き、前処理工程を経ず工、チン
グの為のｉヌクパターンな形成し、工、チングを行って
いた。しかし半導体装置の微細化の要求に応える反応性
イオンエツチング法等のアンメーカ、トの無い選択工。
チンダ技術においては、しばしば柱状の工、チンダ残り
が見られた。参考写真Ａはその様子を走査型電子顕微鏡
て撮影したものでるる。このエツチング残シは配線の短
絡或は絶縁不良等の原因となシ、半導体装置の歩！りお
よび信頼性の低下をもたらす。
が見られた。参考写真Ａはその様子を走査型電子顕微鏡
て撮影したものでるる。このエツチング残シは配線の短
絡或は絶縁不良等の原因となシ、半導体装置の歩！りお
よび信頼性の低下をもたらす。
仁れに対し本発明者は上記欠点を克服すべく鋭意研究を
重ねた結果、半導体基板上の被膜を、反応性イオンエツ
チング法により加工する際に、エツチングマスク／臂タ
ーン形成前に所定の前処理を施すことにより工、チンダ
残りのない良好なエラチンｒが可能となることを見い出
した。
重ねた結果、半導体基板上の被膜を、反応性イオンエツ
チング法により加工する際に、エツチングマスク／臂タ
ーン形成前に所定の前処理を施すことにより工、チンダ
残りのない良好なエラチンｒが可能となることを見い出
した。
すなわち本発ｗＡＦｉ、半導体基板上の被膜を反応性イ
オンエツチング法によシ加工するＫめたり、前記被膜を
エツチングする為のマスクノダターンを形成する前に、
前記普膜の全面を酸化し、生成した酸化膜を除去すると
―う前処理を行なうことを特徴とするものである。
オンエツチング法によシ加工するＫめたり、前記被膜を
エツチングする為のマスクノダターンを形成する前に、
前記普膜の全面を酸化し、生成した酸化膜を除去すると
―う前処理を行なうことを特徴とするものである。
本発明の前処理工程を適用できる半導体基板上の被膜と
しては、窒化シリコン膜、多結晶シリコン膜、非晶質シ
リコン膜、単結晶シリコン膜％酸化シリコン膜あるいは
これらに不純−を添加した膜などを挙げることができる
。ｔた前処理工程での酸化は、ｒＩＩ素プラズマを用い
たプラズマ酸化あるいはプラズマ陽極酸化法が有効であ
る。
しては、窒化シリコン膜、多結晶シリコン膜、非晶質シ
リコン膜、単結晶シリコン膜％酸化シリコン膜あるいは
これらに不純−を添加した膜などを挙げることができる
。ｔた前処理工程での酸化は、ｒＩＩ素プラズマを用い
たプラズマ酸化あるいはプラズマ陽極酸化法が有効であ
る。
次に本発明を用いて実際にエツチングを行った場合の効
果について実施例により説明する、実施例１゜ ｔｌ／４１図（、）に示すようにシリコン基板１上ＫＩ
Ｎ化シリコン膜２を０．０５μｍ１ｌｌ酸化法によ）形
成し、引続き窒化シリコン膜３を全面に低圧ＣＶＤ法に
よって０．６μｍ堆積する。次に前処理工程として、こ
の基板全体を０２圧力Ｉ Ｔ６ｒｒ、印加ＲＦ電力２０
０Ｗの条件下でプラズマ酸化し、続いて弗化水素１０９
ｇの溶第に２０秒浸漬して生成した酸化膜を除去する。
果について実施例により説明する、実施例１゜ ｔｌ／４１図（、）に示すようにシリコン基板１上ＫＩ
Ｎ化シリコン膜２を０．０５μｍ１ｌｌ酸化法によ）形
成し、引続き窒化シリコン膜３を全面に低圧ＣＶＤ法に
よって０．６μｍ堆積する。次に前処理工程として、こ
の基板全体を０２圧力Ｉ Ｔ６ｒｒ、印加ＲＦ電力２０
０Ｗの条件下でプラズマ酸化し、続いて弗化水素１０９
ｇの溶第に２０秒浸漬して生成した酸化膜を除去する。
その後第１ＩＩ伽）のようにフォトレジストによゐ工、
チンダマスク／臂ターン４を形成し、Ｆ！ＩＪ弗化シリ
コンブスによる反応性イオンビームエツチングを行って
、第１図（ｃ）のように窒化シリコン膜３を選択エツチ
ングした。
チンダマスク／臂ターン４を形成し、Ｆ！ＩＪ弗化シリ
コンブスによる反応性イオンビームエツチングを行って
、第１図（ｃ）のように窒化シリコン膜３を選択エツチ
ングした。
マスク−々ターンを除去した稜の走査型電子顕微鏡によ
る観察結果を参考写真（Ｂ） Ｋ示す。これかう、エツ
チング残ちＯない良好なエツチングが行われているとを
がわかる。
る観察結果を参考写真（Ｂ） Ｋ示す。これかう、エツ
チング残ちＯない良好なエツチングが行われているとを
がわかる。
実施例２゜
本発明をＭＯ８）ランジスタの製造工程におけるｆ−）
電極形成に応用した例について第２図を用いて説明する
。まず第２図（ａ）に示すようにシリコン基板１１上に
通常の選択酸化法にょシフイールＰｆＩＩ化属１２を形
成稜、ｒ−ト酸化膜１２を形成し、低圧Ｃ’ＶＤ法によ
〕ゲート電極となる多結晶シリコン１１１４を堆積し、
これに不純物としてリンや）を拡散する０次に前処理工
程として、０２プラズマ圧力Ｉ Ｔｏｒｒ％印加ＲＦｊ
ｌＥ力２００Ｗの条件下でプラズマ酸化し、水洗洗浄後
引続Ｉ７ツ化アンモニウム溶液（Ｎｕ、ＩＰ） Ｋ １
分間浸漬して生成した酸化膜を除去し、水洗乾燥を行う
１次に７オドレジスト塗布後通常の写真食刻法により、
第２図（ｂｌのようにダート電極上に工、チングマスタ
パターン１５を形成する。
電極形成に応用した例について第２図を用いて説明する
。まず第２図（ａ）に示すようにシリコン基板１１上に
通常の選択酸化法にょシフイールＰｆＩＩ化属１２を形
成稜、ｒ−ト酸化膜１２を形成し、低圧Ｃ’ＶＤ法によ
〕ゲート電極となる多結晶シリコン１１１４を堆積し、
これに不純物としてリンや）を拡散する０次に前処理工
程として、０２プラズマ圧力Ｉ Ｔｏｒｒ％印加ＲＦｊ
ｌＥ力２００Ｗの条件下でプラズマ酸化し、水洗洗浄後
引続Ｉ７ツ化アンモニウム溶液（Ｎｕ、ＩＰ） Ｋ １
分間浸漬して生成した酸化膜を除去し、水洗乾燥を行う
１次に７オドレジスト塗布後通常の写真食刻法により、
第２図（ｂｌのようにダート電極上に工、チングマスタ
パターン１５を形成する。
その後塩素と三弗化がロンガス（塩素濃度６０ｓ圧力０
．０８Ｔｏｒｒ ）の反応性イオンエツチングにより、
第２図（ｃ）のようにグ、−ト電極材料の多結晶シリコ
ン膜１４をエツチングする。
．０８Ｔｏｒｒ ）の反応性イオンエツチングにより、
第２図（ｃ）のようにグ、−ト電極材料の多結晶シリコ
ン膜１４をエツチングする。
以後、通常の製造工程に従って、９２図（ｄ）のように
ンース領域ｘｅ、ｒレイン領域１７を、砒素（Ａｓ）の
イオン注入により形成し、館２図（・）のようにＣＶＤ
ｗＩ化膜１８でおおってコンタクトホールな形成、ｔ
ｌＰ１２図（ｆｌのようにアルミニウム配ＩＪ１９ｘ、
１９鵞を形成してＭＯＢ形トランゾスタを完成した。
ンース領域ｘｅ、ｒレイン領域１７を、砒素（Ａｓ）の
イオン注入により形成し、館２図（・）のようにＣＶＤ
ｗＩ化膜１８でおおってコンタクトホールな形成、ｔ
ｌＰ１２図（ｆｌのようにアルミニウム配ＩＪ１９ｘ、
１９鵞を形成してＭＯＢ形トランゾスタを完成した。
得らｉ′Ｌ六ＭＯｇ形トランジスタのダート電極は塩素
と三弗化ゲロンによる反応性イオンエ、テングを行った
為にアンダカ、トが無くマスク材のレジストノ９ターン
の寸法に対して誤差の少ない高精度のものであり、しか
もエツチング残りによる電極間の短絡も防止できた。
と三弗化ゲロンによる反応性イオンエ、テングを行った
為にアンダカ、トが無くマスク材のレジストノ９ターン
の寸法に対して誤差の少ない高精度のものであり、しか
もエツチング残りによる電極間の短絡も防止できた。
以上詳述した如く、本発明によれば１反応性イオンエツ
チング法により所定の被膜な工、チングする際に工、チ
ング残りを無くし、例えば配線材料の場合に見られる短
絡を確実に防止することが可能となり、反応性イオンエ
ツチング法の特徴であるアンダカ、トの無い選択性のめ
る高精度の微細な加工が可能となり、各穐牛導体装置の
高信頼性、高集積化を達成することができる。
チング法により所定の被膜な工、チングする際に工、チ
ング残りを無くし、例えば配線材料の場合に見られる短
絡を確実に防止することが可能となり、反応性イオンエ
ツチング法の特徴であるアンダカ、トの無い選択性のめ
る高精度の微細な加工が可能となり、各穐牛導体装置の
高信頼性、高集積化を達成することができる。
尚実施例に於ては、窒化シリコン窒化膜と多結晶シリコ
ン膜の反応性イオンエツチングについて述べたが、他に
、熱酸化法やＣＶＤ法による酸化シリコン膜の四弗化炭
素（ＣＦ４）と水素（Ｈ２）による反応性イオンエツチ
ングに於いても同様の前処理が有効であることを確認し
ている。
ン膜の反応性イオンエツチングについて述べたが、他に
、熱酸化法やＣＶＤ法による酸化シリコン膜の四弗化炭
素（ＣＦ４）と水素（Ｈ２）による反応性イオンエツチ
ングに於いても同様の前処理が有効であることを確認し
ている。
第１図（ｉ）〜（ｅ）は本発明の一実施例の製造工程を
示す断面図、第２図（ａ）〜（ｆ）は別の実施例の製造
工程を示す断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・窒化シリコン膜、４・・・工、チングｉスクパター
ン（フォトレジスト）、２２・・・シリコン基板、１２
・・・フィールド酸化膜５１３・・・ダート酸化膜、１
４・・・多結晶シリコン膜、１５・・・工、チングマス
クノ９ターン（フォトレジスト）、 １６・・・ソー
ス領域、１７・・・ドレイン領域、１８・・・ＣＶＤ酸
化膜、１９Ｉ ＋１’＊・・・アルミニウム配線。 出願人代理人 弁理士 鈴 江 武 鼻筋１図 （ｃ。 第２図
示す断面図、第２図（ａ）〜（ｆ）は別の実施例の製造
工程を示す断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・窒化シリコン膜、４・・・工、チングｉスクパター
ン（フォトレジスト）、２２・・・シリコン基板、１２
・・・フィールド酸化膜５１３・・・ダート酸化膜、１
４・・・多結晶シリコン膜、１５・・・工、チングマス
クノ９ターン（フォトレジスト）、 １６・・・ソー
ス領域、１７・・・ドレイン領域、１８・・・ＣＶＤ酸
化膜、１９Ｉ ＋１’＊・・・アルミニウム配線。 出願人代理人 弁理士 鈴 江 武 鼻筋１図 （ｃ。 第２図
Claims (3)
- （１）半導体基板上に所定の被膜を形成し、この被膜上
にマスクツヤターンを形成し１反応性イオンエツチング
法によシ前記被膜を選択エツチングする工程を含む半導
体装置の製造方法において、前記マスクツヤターン゛を
形成する前に、前記被膜の表面を酸化し、生成した酸化
膜を除去する前処理を行うことを特徴とする半導体装置
の製造方法。 - （２）被膜は窒化シリコン膜を六は多結晶シリコン膜で
ある％杵請求の範囲第１項記載の半導体装置の製造方法
。 - （３）前処理の酸化は酸素プラダｉを用いて行うもので
るる特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101566A JPS583230A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101566A JPS583230A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583230A true JPS583230A (ja) | 1983-01-10 |
Family
ID=14303952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101566A Pending JPS583230A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224329A (ja) * | 1987-03-13 | 1988-09-19 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| JPH02256087A (ja) * | 1988-08-29 | 1990-10-16 | Univ Otago | 歯科口腔シミュレーション装置 |
-
1981
- 1981-06-30 JP JP56101566A patent/JPS583230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224329A (ja) * | 1987-03-13 | 1988-09-19 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| JPH02256087A (ja) * | 1988-08-29 | 1990-10-16 | Univ Otago | 歯科口腔シミュレーション装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US5217911A (en) | Method of producing a semiconductor structure including a Schottky junction | |
| CN113257662A (zh) | 一种半导体器件及其制作方法 | |
| KR910008983B1 (ko) | 비등방성 식각을 이용한 잔유물 제거방법 | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JPS6115582B2 (ja) | ||
| JPH08316121A (ja) | レジストパターン形成方法 | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08335543A (ja) | アライメントパターンの形成方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5870567A (ja) | 半導体装置の製造方法 | |
| KR100192365B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPH0982794A (ja) | トレンチ分離形成方法 | |
| JPH05102184A (ja) | レジストによるｌｄｄサイドウオール形成方法 | |
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| JPS588143B2 (ja) | シユウセキカイロ ノ セイゾウホウ | |
| JPH0358531B2 (ja) | ||
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH08102471A (ja) | 化合物半導体のリセス形成方法 | |
| JPH05243194A (ja) | 半導体装置の製造方法 |