JPS583246A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路の製造方法に関し、特に表面絶
縁膜を半導体基板内部に埋設した構造のバイポーラ形半
導体集積回路の製造方法に関するものである。

バイポーラ形半導体集積回路は電気的に絶縁分離された
半導体領域内に、トランジスタ、抵抗、ダイオード等の
必要な回路素子を形成し、半導体表面を扱う絶縁膜上に
て目的とする電気回路をヤ成するよう配線して得られる
。この絶縁分離は、従来もっばらＰＮＮ会合よるアイソ
レージ璽ンを行なってきたが、最近では高集積化の！求
に応じて。

種々のアイソレージ璽ン法が提案されてきている。

その内の一つＫＪａ方性エツチングによシ■溝をアイツ
レ−゛シ四ン部位に形成する方法があり、第２の方法は
熱酸化によりアイソレージ璽ン部位のシリコン半導体を
シリコン酸化膜に変換するものであり、第３の方法は絶
縁物アイソレージ田ンと接合アイソレージランを併用す
る方法であシ、それぞれの用途に合わせて実用されてい
る。上記の第３の方法は熱酸化に要する時間が少なく、
且つマスク合せが容易であるという利点がある。この方
法社例えは特公昭５２　４４３３　’３公報に示されて
おり、その概略を説明すると９例えばｔＩｆ−１図に示
すように、Ｐ型のシリコン基板１にＮ＋埋没拡散２を施
しＮ型シリコンエピタキシャルＦ＠３を片２成した後２
表面に、耐酸化膜としてシリコン窒化膜４を形成する。

この窒化膜４はアイソレージ曹ン領域、コレクタ表面領
域、ペースとエミッタ表面領域を覆うようＫそれぞれ分
離して形成しておく。

次に熱酸化を行なって、第２図の如く、埋め込まれた絶
縁膜５を形成し、続いてアイソレージぢン拡散のマスク
として表面に酸化膜６を残し、アイソレーション衣面領
域を露出させる。このときのマスク合せには高精度の位
置合せが要求されない。

次いで、第３図の如く同じくゆるいマスク合せて中央部
の酸化膜６を部分的に除去してペース領域７を形成し、
続いて第４図の如くベース領域７の一部と、コレクタ表
面領域全露出してエミッタ拡散を施す。以上の不純物拡
散は、イオン注入法を適用して実施できることは明らか
である０上記の製造方法では、厚い絶縁膜５が位置合せ
余裕を与えるので位置合せが容易であり、絶縁膜５はエ
ピタキシャル層３の一部の深さにまで埋込まれているの
みで、その下にアイソレーション用のＰＮ接合が位置し
ている。

上記の製造工程をイオン注入法のみを用いて実施する場
合は、半導体表面の損傷を可能な限り低減させるため薄
い絶ｔ＃膜を設けておくことが必勢で、アイソレージリ
ン拡計、コレクタ・コンタクト拡散（これはコレクタ直
列抵抗の低減のためして行われる）、ペース拡散、エミ
ッタ拡散の都度絶縁膜を設けるのでは、工程のｙ賛化を
招くものである。従って、゛不出願人は％願昭５３−１
６４８１６にてこれを簡略できる方法を開示した０他方
、オ出願人けまた。上記アイソレージジン構造ではアイ
ソレージロン領域での絶ＩＩ！酸化駒が薄いので該領域
を通過する配線の寄生容量が増大する縮小があることに
対拠するため、特願昭５４−６７６１１号にてアイソレ
ージロン領域での絶縁酸化族を増大できる方法を提案し
た。

第４図乃至第８図を参照して、これを概略説明すると、
第４し、！の如くアイソレーション９Ａ　域Ｅ　＋コレ
クタコンタクト領域Ｆ、ペース領域Ｇにシリコン窒化膜
４Ａ、４Ｃ，４Ｂを残し、熱酸化で第５図の如く約７０
０ＯＡのフィールド酸化膜５′ｌｒ：形成し９次いで、
４Ａ以外の表面にレジストｆｔ残しプラズマエツチング
を施してｆＰＪ６図の如く、シリコン窒化膜４Ａのみ除
去する。

レジストをマスクにしてアイソレージ冒ン領域の表面８
に硼素をイオン注入し９次いで、コレクタコンタクト領
域Ｆ下の表面１０にレジスト９をマスクとして第７図の
如く、燐をイオン注入し。

残しである窒化膜４Ｃ，４Ｂ’ｅマスクとして熱酸化を
行ないイオン注入した不純物である硼素と燐を基板内に
拡散させてＰ型アイソレーション領域１１とコレクタコ
ンタクト拡散領域１２を形成する。このとき９表面から
酸化が進行し第８Ｖの如＜ｔ　ｐ型アイソレージ四ン領
域１２上に十分厚い酸化膜１３が形成される。

第６図の工程において、窒化膜４Ａは、簡便なるプラズ
マエツチングで除去したがこれは勿論通常の熱燐酸音用
いて行なって良い０但しこの場合は、マスクとしての酸
化膜を別途気相成長で成長し、且つ窓あけ工程を費する
ことになる。気相成長工Ｆｃを省くため、第４図の工程
にて窒化膜の・くターニングの除用いた上層酸化Ｆｐを
残しておき。

第５図の工程の後、紫化膜４Ａ上の酸化膜のみエツチン
グし、　（７ｉ酸を用いて窒化膜４Ａのみ除去する様に
してもよいが、第７図の工程にて撃化ＭＪＣ上に酸化膜
が残っているのでイオン注入が困峠トなる問題も生ずる
。このプロセスでは、第７【ｚＪの工程の後、全ての表
面酸化「、を除去し、堅化％　４Ｃ。

４Ｂ’ｔマスクとしてフィールド酸化することで。

第８図同様の楢姑を得ることも考えられる。

本発明は、上記に述べた所の詞ｊ−“１方法を一層改良
するものであり、アイソレーション上の酸化膜゛・を厚
くした構造の半導体装置をセルフ・アラインにて容易に
製作せんとするものである。

本発明では、半導体基板表面に、少くともアイソレージ
リン領域およびペース形成領域上にて薄く他が厚い第１
の絶縁膜を形成し、少くともベース形ｇ領域上の向い第
１の組縁胆上に、第１６゛）絶縁膜とエツチング特１Ｆ
の異なる第２の絶縁膜を埋め込んで形成し、院第２の絶
縁膜をマスクとして。

第２の絶縁膜下を除く第１の絶縁膜含金て除去し。

残存する第１の絶縁膜又社第２の絶縁膜をマスクとして
、アイソレージ曹ン領域を含む半導体基板表面に絶縁膜
を形成する工程を含むことを特徴とする。

以下９本発明を図面に示した実施例により詳述しよう。

第９図乃至第１７図は本発明の製造方法による各工程で
の基板の断面図である。

（１）第９図参照 Ｐ型シリコン基板表面にＮ型埋没拡散を施し。

表面にＮ型シリコンエピタキシャル層３を形成した基板
に約６００ＯＡのシリコン酸化膜１４を形成し、アイソ
レーク璽ン領域Ｅ、コレクタコンタクト形成領域Ｆ、ペ
ース形成領域Ｇにて窓あけする。

（２）　　第１０図参照 フォトレジスト１５ｔ−被接し、アイソレージ璽ン領域
Ｅのみ窓あけする。その後、硼素を表面１６にイオジ注
入する。

同様にして、コレクタコンタクト形成領域Ｆの表面１７
に燐をイオン注入する。

（４）第１２図参照 熱酸化又れ気相成長法によフ、少くともシリコンの露出
面に保脛用の酸化＄　１４　ａを形成する。酸化膜１４
ａｔｉ約１００ＯＡの厚さであればよい。

（５）　　第１３図参照 耐酸化膜としてシリコン窒化膜１８を全面に約１００Ｏ
ＡのＨさに気相成長させる。フォト・レジスト１９を塗
布し、少くともアイソレージ１ン領域Ｅ上の窒化膜１８
を除去する。このエツチングにお′いては、プラズマエ
ツチングが適用できる。ブレーナ型エツチャーでは５ｉ
ｆｔ＞ｓｔＮ＞ｓｔ、バレル型エツチャーではＳｉ＞Ｓ
ｉＮ＞＞　Ｓ　ｌ　Ｏ＊　　の関係のエツチングレート
を有していて、バレル型エツチャーを使うのが好ましい
。

シリコン表面は保護用酸化膜１４ｍで榎われているから
、シリコン面がエツチングされることはない。仁の点、
第６図の工程でバレル型エツチャーを使用するとシリコ
ンが必要以上にエツチングされるが本発明においてはか
かる問題は生じない。

（６）ｍｔ４図参照 再び、フォトレジスト２０を塗布して、アッシングまた
は、アルゴンの如きイオンミリングにより、突部上のレ
ジス）ｔＶ＃、去する。

（７）第１５図参照 第１４図の状態で、ＣＦａを用いたプラズマエツチング
を施せは第１５図の如く露出している９化膜が除去され
る０但し、第１４図の工程にてイオンミリングを使用す
るときは、ｌ！にイオンミリングを＃続して、第１５図
の状態とすることができる。

（８）　　第１０図参照 レジスト２０ｔ＠離後、窒化膜１８をマスクとして酸化
＄１４ｆ全て除去する０ （９）第１７図参照 窒化膜１８をマスクとして選択的酸化を施こし、約６０
００〜９０００へのフィールド酸化膜２１を形成する。

この熱酸化工程にて、アイソレージｗン１ｊｔ域２２１
　コレクタコンタクト拡散領域２３が、第８図と同様に
形成される。以稜、−化膜１８を除去し、ベース拡散、
エミッタ拡散等を施して、学蓼２体集積回路構造を完成
する０以上にて、アイソレージラン領域上の酸化膜がｊ
ｖい集積回路が得られるが王妃のプロセスはいくつか変
更を加えてもよい０即ち、第９図の構造を得るためには
、酸化膜１４の生成およびエツチングに代えて、　Ｅ、
　Ｆ、　Ｇの各領域にて、シリコン窒化膜を被着し９選
択酸化によシ、第９図のｗｓ造を得てもよい。

また、第１０図、第１１図の工程のイオン注入工＆に代
えて９周知のスピン・オン・ガラスからの拡散でもよい
。この場合り、所望拡散領域以外のガラス膜を除去する
工程が必要である。

第１８図乃至第２３図は本発明の他の実施例になる半導
体集積回路の！に！遣方法を示す断面図である０ （１）第１８図参照 シリコンエピタキシャル層３の表面に第１２図と同一断
面形状のシリコン窒化膜２４を形成する。これを実現す
るには、あらかじめ、　４０００Ａの厚さのシリコン窒
化膜を被着し、所定部分にてエツチングを施してもよい
が、突部のみに９化展をたとえは３５００　Ａの厚さ圧
被着し次いで全面に５０ＯＡの厚さにシリコン惨化膜を
被着すればよい。

（２）第１９図参照 シリコン窒化膜２４の溝にエツチング特性の異なる第二
物質２５を埋め込む。第２物質としてはフォト・レジス
ト、燐シリケートガラス。

シリコン酸化Ｉｌ＃（Ｓｉｆｔ）などが適用できる。

この場合の方法としてはリフト１オフ、イオンミリンク
、フラズマ・コントロール・エツチングを適用できる。

（３）　　第２０図参照 フォト・レジスト２６を塗布し、アイソレージ、ン領域
にて窓あけし、フォトレジスト２６をマスクとして、第
二物質２５を除去する。シリコン表面を覆っている薄い
シリコン窒化膜を除去するか又は除去せずに、イオン注
入を行ない、第１Ｏし１に示したのと同じイオン注入を
？ｊなう。

（４）第２１図参照 同様にしてレジスト２７をマスクトシてコレクタコンタ
クト部にて憐のイオン注入１７を行なう。

（５）第２２ｔＶｌｕ照 給２１図におけるレジスト２７をメｒニーｉシｔ　コレ
クタコンタクト部に組二物儀會第１９図と同様埋込み、
即、二物貴２５の下のシリコン９化膜を残し、他は全て
除去する。

（６）第２３図参照 第二物質２５を除去し、シリコン９化＃２４をマスクと
して選択酸化を行なう。このように１ すればアイソレージロン領域上にも均等な層厚のフィー
ルド酸化＃２１が形成される。

前記の実施例において、第１８図の構造は、＃１の下部
に耐酸化膜が残るのであれば、シリコンエピタキシャル
層３表面にシリコン酸化膜−シリコン窒化膜の二層構造
またはシリコン酸化膜−シリコン窒化膜−シリコン酸化
膜の三層構造としてもよい。

灰の実施例は第１９図に示した構造と実質的に同じ構造
を得る方法を示す工程断面図である。

（１）　　第２４図参照 シリコンエピタキシャル層３０表面に、Ｊｖさ１０００
Ａのシリコン窒化膜２８．５００Ａの多結晶シリコン２
９，２５０ＯＡのシリコン窒化膜（９）を形成し、レジ
ストａＨ−ｖスクとしてアイツレ−シーン領域、コレク
タコンタクト領域、ペース領域、必要により抵抗領域等
の部分のシリコン窒化膜３０１にエツチングする。

このとき、対向電極形のプラズマ・エツチャーを用いる
ならば、多結晶シリコンのエツチング速度ｔｉ５０Ａ／
分、シリコン窒化膜のエツチング速度Ｆｉ２００Ａ／分
であるから、多結晶シリコンはストッパーとして用いる
仁とができる。

レジスト３１はに′ｆ後に除去する。

（２）　　第２５図参照 多結晶シリコン２９の選択酸化を行なう。このとき、形
成される酸化ｌへ３２０膜厚は１５００Ａとなる。レジ
スト３３を形成しアイソレージ■ン領域にて、窓あけし
露出している酸化膜３２を、燐酸エッチ又は前記の対向
電極形プラズマ・エツチャーにより除去する。このとき
のシリコン酸化膜＃′１５００　Ａ　／分でエツチング
される。

次いで、アイソレージ茜ン形成用のイオン注入を行なう
。本工程は１次の方法にて代えることができる。即ち、
多結晶シリコン２９を最初に選択酸化せず、レジスト３
３１にマスクとして多結晶シリコン２９をエツチングし
、アイソレージ冒ン形成用のイオン注入を行ない、レジ
ストを除去し、多結晶シリコン２９を選択酸化すること
によシ、第２０図と同様の構造を得ることができる。

（３）以下第２１図乃至第２３図に示したと同じプロセ
スが適用される。この場合、シリコン窒化膜３ｏｔ　　
２８１　多結晶シリコン２９のエツチング工程が必要で
あるがこれにはバレル形プラズマΦエツチャーを用いれ
ばよくシリコン窒化膜。

多結晶シリコン、シリコン酸化膜のエツチング速度はそ
わぞれ２００　Ａ　／分、２０００Ａ／分、〜ＯＡ／分
である。

以上に説明し九如く本発明ではアイソレージ叢ン領域上
に形成した窒化膜を除去したｉｋＫ、ペース形成領域と
コレクタコンタクト形成領域に残した窒化膜をマスクと
して、アイル−シ冒ン領域上を含むシリコンの露出面に
厚いフィールド酸化膜を形成する半導体装置の製造方法
において、アイソレージ１ン領域、コレクタコンタクト
形成領域、ペース形成領域を除く表面に、突起を与える
酸化膜を設け、一旦、前記各領域でのシリコン露出面を
薄い保護用酸化膜で覆りた後、シリコン窒化ｙＡヲ全面
に設け、アイソレージ曹ン領域上にて窒化しｆ：除去す
る際、窒化膜のみを除去可能とし。

更に、先に設けた酸化膜の段差を利用して、コレクタコ
ンタクト形成領域及び、ペース形成領域上にのみ窒化膜
を残すことができ、これをマスクとして、目的とするフ
ィールド酸化を行なうことができる。

【図面の簡単な説明】

第１図乃至第３図は従来の半導体装置の製造工程におけ
るシリコン基板の断面Ｖ、第４図乃至第８し１は本出願
人が先に折案じた改良法にょる製造工程の各所面図、第
９図乃至第１７図は本発明の実施例になる半導体集積回
路の製造工程を示す各所面図、第１８図乃至第２３図１
９本発リド１の他の実施例になる半導体集ｆ＃ｉト１」
路の會・場合工程を示す各所面図、第２４図乃至ｐ＝２
ｓ図は更に本発明の他の実施例になる半導体集積回路の
軸合過程の基板断面図である。 図中、３はＮ型エピタキシャル層、１４は酸化膜、１６
はアインレーシ四ン形成用イオン注入領域ｔｘ７Ｆｉコ
レクタコンタクト形成用イオン注入領域ｔ　　１８，２
４，２８．３（１９化Ｍ、ｆｆ１１９．２０，２６，２
７，３１，３３＃ｉフオトレジスト、２１＃′ｉフィー
ルド酸化膜、２２＃′ｉ、アイソレージ曹ン領域、２３
はコレクタ・コンタクト拡散領域、２５は＃Ｉ２絶縁物
質門　２９は多結晶シリコン、３２はシリコン酸化膜を
示す。

Claims (1)

1. 【特許請求の範囲】 半導体基板表面に、少くともアイソレージ冒ン領域およ
   びペース形成領域上にて薄く他が厚い第１の絶縁膜を形
   成し、少くともベース形成領域上の薄い第１の絶縁膜上
   に、第１の絶縁膜とエツチング特性の異なる第２の絶縁
   膜を埋め込んで形成し、該第２の絶縁膜をマスクとして
   、第２の絶縁膜下を除く第１の絶縁膜を全て除去し、残
   存する第１の絶縁膜又は第２の絶縁膜をマスクとして。 アイソレージ璽ン領域を含む半導体基板表面に絶縁膜を
   形成する工程を含むことを特徴とする半導体装置の製造
   方法。