JPH0241169B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路の製造方法に関し、特
に表面絶縁膜を半導体基板内部に埋設した構造の
バイポーラ形半導体集積回路の製造方法に関する
ものである。

バイポーラ形半導体集積回路は電気的に絶縁分
離された半導体領域内に、トランジスタ、抵抗、
ダイオード等の必要な回路素子を形成し、半導体
表面を覆う絶縁膜上にて目的とする電気回路を形
成するよう配線して得られる。この絶縁分離は、
従来もつぱらPN接合によるアイソレーシヨンを
行なつてきたが、最近では高集積化の要求に応じ
て、種々のアイソレーシヨン法が提案されてきて
いる。その内の一つに異方性エツチングによりＶ
溝をアイソレーシヨン部位に形成する方法があ
り、第２の方法は熱酸化によりアイソレーシヨン
部位のシリコン半導体をシリコン酸化膜に変換す
るものであり、第３の方法は絶縁物アイソレーシ
ヨンと接合アイソレーシヨンを併用する方法であ
り、それぞれの用途に合わせて実用されている。
上記の第３の方法は熱酸化に要する時間が少な
く、且つマスク合せが容易であるという利点があ
る。この方法は例えば特公昭52−4433号公報に示
されており、その概略を説明すると、例えば第１
図に示すように、Ｐ型のシリコン基板１にN⁺埋
没拡散２を施しＮ型シリコンエピタキシヤル層３
を形成した後、表面に、耐酸化膜としてシリコン
窒化膜４を形成する。この窒化膜４はアイソレー
シヨン領域、コレクタ表面領域、ベースとエミツ
タ表面領域を覆うようにそれぞれ分離して形成し
ておく。次に熱酸化を行なつて、第２図の如く、
埋め込まれた絶縁膜５を形成し、続いてアイソレ
ーシヨン拡散のマスクとして表面に酸化膜６を残
し、アイソレーシヨン表面領域を露出させる。こ
のときのマスク合せには高精度の位置合せが要求
されない。

次いで、第３図の如く同じくゆるいマスク合せ
で中央部の酸化膜６を部分的に除去してベース領
域７を形成し、続いて第４図の如くベース領域７
の一部と、コレクタ表面領域を露出してエミツタ
拡散を施す。以上の不純物拡散は、イオン注入法
を適用して実施できることは明らかである。

上記の製造方法では、厚い絶縁膜５が位置合せ
余裕を与えるので位置合せが容易であり、絶縁膜
５はエピタキシヤル層３の一部の深さにまで埋込
まれているのみで、その下にアイソレーシヨン用
のPN接合が位置している。

上記の製造工程をイオン注入法のみを用いて実
施する場合は、半導体表面の損傷を可能な限り低
減させるため薄い絶縁膜を設けておくことが必要
で、アイソレーシヨン拡散、コレクタ・コンタク
ト拡散（これはコレクタ直列抵抗の低減のために
行われる）、ベース拡散、エミツタ拡散の都度絶
縁膜を設けるのでは、工程の繁雑化を招くもので
ある。従つて、本出願人は特願昭53−164816にて
これを簡略できる方法を開示した。

他方、本出願人はまた、上記アイソレーシヨン
構造ではアイソレーシヨン領域での絶縁酸化膜が
薄いので該領域を通過する配線の寄生容量が増大
する難点があることに対拠するため、特願昭54−
67611号にてアイソレーシヨン領域での絶縁酸化
膜を増大できる方法を提案した。

第４図乃至第８図を参照して、これを概略説明
すると、第４図の如くアイソレーシヨン領域Ｅ、
コレクタコンタクト領域Ｆ、ベース領域Ｇにシリ
コン窒化膜４Ａ，４Ｃ，４Ｂを残し、熱酸化で第
５図の如く約7000Åのフイールド絶縁膜５を形成
し、次いで、４Ａ以外の表面にレジストを残しプ
ラズマエツチングを施して第６図の如く、シリコ
ン窒化膜４Ａのみ除去する。

レジストをマスクにしてアイソレーシヨン領域
の表面８に硼素をイオン注入し、次いで、コレク
タコンタクト領域Ｆ下の表面１０にレジスト９を
マスクとして第７図の如く、燐をイオン注入し、
残してある窒化膜４Ｃ，４Ｂをマスクとして熱酸
化を行ないイオン注入した不純物である硼素と燐
を基板内に拡散させてＰ型アイソレーシヨン領域
１１とコレクタコンタクト拡散領域１２を形成す
る。このとき、表面から酸化が進行し第８図の如
く、Ｐ型アイソレーシヨン領域１２上に十分厚い
酸化膜１３が形成される。

第６図の工程において、窒化膜４Ａは、簡便な
るプラズマエツチングで除去したがこれは勿論通
常の熱燐酸を用いて行なつて良い。但しこの場合
は、マスクとしての酸化膜を別途気相成長で成長
し、且つ窓あけ工程を要することになる。気相成
長工程を省くため、第４図の工程にて窒化膜のパ
ターニングの際用いた上層酸化膜を残しておき、
第５図の工程の後、窒化膜４Ａ上の酸化膜のみエ
ツチングし、燐酸を用いて窒化膜４Ａのみ除去す
る様にしてもよいが、第７図の工程にて窒化膜４
Ｃ上に酸化膜が残つているのでイオン注入が困難
となる問題も生ずる。このプロセスでは、第７図
の工程の後、全ての表面酸化膜を除去し、窒化膜
４Ｃ，４Ｂをマスクとしてフイールド酸化するこ
とで、第８図同様の構造を得ることも考えられ
る。

本発明は、上記の述べた所の製造方法を一層改
良するものであり、アイソレーシヨン上の酸化膜
を厚くした構造の半導体装置をセルフ・アライン
にて容易に製作せんとするものである。

本発明では、半導体基板表面に、少くともアイ
ソレーシヨン領域およびベース形成領域上にて薄
く地が厚い酸化膜を形成し、少くともベース形成
領域上の薄い該酸化膜上に、耐酸化膜および塗布
膜を形成し、該塗布膜の表面部分を除去して該塗
布膜を厚い該酸化膜により囲まれた薄い該酸化膜
上に埋め込んで形成し、該埋め込まれた塗布膜を
マスクに該耐酸化膜を部分的に除去して該耐酸化
膜を厚い該酸化膜により囲まれた薄い該酸化膜上
に埋め込んで形成し、該塗布膜を除去し、該埋め
込まれた耐酸化膜をマスクとして、該耐酸化膜下
を除く該酸化膜を全て除去し、残存する該耐酸化
膜をマスクとして、アイソレーシヨン領域を含む
半導体基板に選択酸化により絶縁膜を形成する工
程を含むことを特徴とする。

以下、本発明を図面に示した実施例により詳述
しよう。

第９図乃至第１７図は本発明の製造方法による
各工程での基板の断面図である。

(1) 第９図参照 Ｐ型シリコン基板表面にＮ型埋没拡散を施
し、表面にＮ型シリコンエピタキシヤル層３を
形成した基板に約6000Åのシリコン酸化膜１４
を形成し、アイソレーシヨン領域Ｅ、コレクタ
コンタクト形成領域Ｆ、ベース形成領域Ｇにて
窓あけする。

(2) 第１０図参照 フオトレジスト１５を被覆し、アイソレーシ
ヨン領域Ｅのみ窓あけする。その後、硼素を表
面１６にイオン注入する。

(3) 第１１図参照 同様にして、コレクタコンタクト形成領域Ｆ
の表面１７に燐をイオン注入する。

(4) 第１２図参照 熱酸化又は気相成長法により、少くともシリ
コンの露出面に保護用の酸化膜１４ａを形成す
る。酸化膜１４ａは約1000Åの厚さであればよ
い。

(5) 第１３図参照 耐酸化膜としててシリコン窒化膜１８を全面
に約1000Åの厚さに気相成長させる。フオト・
レジスト１９を塗布し、少くともアイソレーシ
ヨン領域Ｅ上の窒化膜１８を除去する。このエ
ツチングにおいては、プラズマエツチングが適
用できる。プレーナ型エツチヤーではSiO₂＞
SiN≫Si、バレル型エツチヤーではSi＞SiN≫
SiO₂の関係のエツチングレートを有していて、
バレル型エツチヤーを使うのが好ましい。シリ
コン表面は保事用酸化膜１４ａで覆われている
から、シリコン面がエツチングされることはな
い。この点、第６図の工程でバレル型エツチヤ
ーを使用するとシリコンが必要以上にエツチン
グされるが本発明においてはかかる問題は生じ
ない。

(6) 第１４図参照 再び、フオトレジスト２０を塗布して、アツ
シングまたは、アルゴンの如きイオンミリング
により、突部上のレジストを除去する。

(7) 第１５図参照 第１４図の状態で、CF₄を用いたプラズマエ
ツチングを施せば第１５図の如く露出している
窒化膜が除去される。但し、第１４図の工程に
てイオンミリングを使用するときは、更にイオ
ンミリングを継続して、第１５図の状態とする
ことができる。

(8) 第１６図参照 レジスト２０を剥離後、窒化膜１８をマスク
として酸化膜１４を全て除去する。

(9) 第１７図参照 窒化膜１８をマスクとして選択的酸化を施こ
し、約6000〜9000Åのフイールド酸化膜２１を
形成する。この熱酸化工程にて、アイソレーシ
ヨン領域２２、コレクタコンタクト拡散領域２
３が、第８図と同様に形成される。以後、窒化
膜１８を除去し、ベース拡散、エミツタ拡散等
を施して、半導体集積回路構造を完成する。

以上にて、アイソレーシヨン領域上の酸化膜が
厚い集積回路が得られるが上記のプロセスはいく
つか変更を加えてもよい。即ち、第９図の構造を
得るためには、酸化膜１４の生成およびエツチン
グに代えて、Ｅ，Ｆ，Ｇの各領域にて、シリコン
窒化膜を被着し、選択酸化により、第９図の構造
を得てもよい。

また、第１０図、第１１図の工程のイオン注入
工程に代えて、周知のスピン・オン・ガラスから
の拡散でもよい。この場合は、所望拡散領域以外
のガラス膜を除去する工程が必要である。

第１８図乃至第２３図は本発明の参考例になる
半導体集積回路の製造方法を示す断面図である。

(1) 第１８図参照 シリコンエピタキシヤル層３の表面に第１２
図と同一断面形状のシリコン窒化膜２４を形成
する。これを実現するには、あらかじめ、4000
Åの厚さのシリコン窒化膜を被着し、所定部分
にてエツチングを施してもよいが、突部のみに
窒化膜をたとえば3500Åの厚さに被着し次いで
全面に500Åの厚さにシリコン窒化膜を被着す
ればよい。

(2) 第１９図参照 シリコン窒化膜２４の溝にエツチング特性の
異なる第二物質２５を埋め込む。第２物質とし
てはフオト・レジスト、燐シリケートガラス、
シリコン酸化膜（SiO₂）などが適用できる。
この場合の方法としてはリフト・オフ、イオン
ミリング、プラズマ・コントロール・エツチン
グを適用できる。

(3) 第２０図参照 フオト・レジスト２６を塗布し、アイソレー
シヨン領域にて窓あけし、フオトレジスト２６
をマスクとして、第二物質２５を除去する。シ
リコン表面を覆つている薄いシリコン窒化膜を
除去するか又は除去せずに、イオン注入を行な
い、第１０図に示したのと同じイオン注入を行
なう。

(4) 第２１図参照 同様にしてレジスト２７をマスクとしてコレ
クタコンタクト部にて燐のイオン注入１７を行
なう。

(5) 第２２図参照 第２１図におけるレジスト２７を除去し、コ
レクタコンタクト部に第二物質を第１９図と同
様埋込み、第二物質２５の下のシリコン窒化膜
を残し、他は全て除去する。

(6) 第２３図参照 第二物質２５を除去し、シリコン窒化膜２４
をマスクとして選択酸化を行なう。このように
すればアイソレーシヨン領域上にも均等な膜厚
のフイールド酸化膜２１が形成される。

前記の参考例において、第１８図の構造は、溝
の下部に耐酸化膜が残るのであれば、シリコンエ
ピタキシヤル層３表面にシリコン酸化膜−シリコ
ン窒化膜の二層構造またはシリコン酸化膜−シリ
コン窒化膜−シリコン酸化膜の三層構造としても
よい。

次の参考例は第１９図に示した構造と実質的に
同じ構造を得る方法を示す工程断面図である。

(1) 第２４図参照 シリコンエピタキシヤル層３の表面に、厚さ
1000Åのシリコン窒化膜２８、500Åの多結晶
シリコン２９、2500Åのシリコン窒化膜３０を
形成し、レジスト３１をマスクとしてアイソレ
ーシヨン領域、コレクタコンタクト領域、ベー
ス領域、必要により抵抗領域等の部分のシリコ
ン窒化膜３０をエツチングする。

このとき、対向電極形のプラズマ・エツチヤ
ーを用いるならば、多結晶シリコンのエツチン
グ速度は50Å／分、シリコン窒化膜のエツチン
グ速度は200Å／分であるから、多結晶シリコ
ンはストツパーとして用いることができる。レ
ジスト３１は最後に除去する。

(2) 第２５図参照 多結晶シリコン２９の選択酸化を行なう。こ
のとき、形成される酸化膜３２の膜厚は1500Å
となる。レジスト３３を形成しアイソレーシヨ
ン領域にて、窓あけし露出している酸化膜３２
を、燐酸エツチ又は前記の対向電極形プラズ
マ・エツチヤーにより除去する。このときのシ
リコン酸化膜は500Å／分でエツチングされる。
次いで、アイソレーシヨン形成用のイオン注入
を行なう。本工程は、次の方法にて代えること
ができる。即ち、多結晶シリコン２９を最初に
選択酸化せず、レジスト３３をマスクとして多
結晶シリコン２９をエツチングし、アイソレー
シヨン形成用のイオン注入を行ない、レジスト
を除去し、多結晶シリコン２９を選択酸化する
ことにより、第２０図と同様の構造を得ること
ができる。

(3) 以下第２１図乃至第２３図に示したと同じプ
ロセスが適用される。この場合、シリコン窒化
膜３０，２８、多結晶シリコン２９のエツチン
グ工程が必要であるがこれにはバレル形プラズ
マ・エツチヤーを用いればよくシリコン窒化
膜、多結晶シリコン、シリコン酸化膜のエツチ
ング速度はそれぞれ200Å／分、2000Å／分、
〜０Å／分である。

以上に説明した如く本発明ではアイソレーシヨ
ン領域上に形成した窒化膜を除去した後に、ベー
ス形成領域とコレクタコンタクト形成領域に残し
た窒化膜をマスクとして、アイソレーシヨン領域
上を含むシリコンの露出面に厚いフイールド酸化
膜を形成する半導体装置の製造方法において、ア
イソレーシヨン領域、コレクタコンタクト形成領
域、ベース形成領域を除く表面に、突起を与える
酸化膜を設け、一旦、前記各領域でのシリコン露
出面を薄い保護用酸化膜で覆つた後、シリコン窒
化膜を全面に設け、アイソレーシヨン領域上にて
窒化膜を除去する際、窒化膜のみを除去可能と
し、更に、先に設けた酸化膜の段差を利用して、
コレクタコンタクト形成領域及び、ベース形成領
域上にのみ窒化膜を簡単に残すことができ、これ
をマスクとして、目的とするフイールド酸化を行
なうことができる。

【図面の簡単な説明】

第１図乃至第３図は従来の半導体装置の製造工
程におけるシリコン基板の断面図、第４図乃至第
８図は本出願人が先に提案した改良法による製造
工程の各断面図、第９図乃至第１７図は本発明の
実施例になる半導体集積回路の製造工程を示す各
断面図、第１８図乃至第２３図は、本発明の参考
例になる半導体集積回路の製造工程を示す各断面
図、第２４図乃至第２５図は本発明の参考例にな
る半導体集積回路の製造過程の基板断面図であ
る。 図中、３はＮ型エピタキシヤル層、１４は酸化
膜、１６はアイソレーシヨン形成用イオン注入領
域、１７はコレクタコンタクト形成用イオン注入
領域、１８，２４，２８，３０は窒化膜、１９，
２０，２６，２７，３１，３３はフオトレジス
ト、２１はフイールド酸化膜、２２はアイソレー
シヨン領域、２３はコレクタ・コンタクト拡散領
域、２５は第２絶縁物質、２９は多結晶シリコ
ン、３２はシリコン酸化膜を示す。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板表面に、少くともアイソレーシヨ
   ン領域およびベース形成領域上にて薄く他が厚い
   酸化膜を形成し、 少くともベース形成領域上の薄い該酸化膜上
   に、耐酸化膜および塗布膜を形成し、 該塗布膜の表面部分を除去して該塗布膜を厚い
   該酸化膜により囲まれた薄い該酸化膜上に埋め込
   んで形成し、 該埋め込まれた塗布膜をマスクに該耐酸化膜を
   部分的に除去して該耐酸化膜を厚い該酸化膜によ
   り囲まれた薄い該酸化膜上に埋め込んで形成し、 該塗布膜を除去し、該埋め込まれた耐酸化膜を
   マスクとして、該耐酸化膜下を除く該酸化膜を全
   て除去し、 残存する該耐酸化膜をマスクとして、アイソレ
   ーシヨン領域を含む半導体基板に選択酸化により
   絶縁膜を形成する工程を含むことを特徴とする半
   導体装置の製造方法。