JPS5833855A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5833855A JPS5833855A JP13250681A JP13250681A JPS5833855A JP S5833855 A JPS5833855 A JP S5833855A JP 13250681 A JP13250681 A JP 13250681A JP 13250681 A JP13250681 A JP 13250681A JP S5833855 A JPS5833855 A JP S5833855A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- wiring
- hillocks
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に係わシ、特に高信頼
性の金属薄膜配線を形成する方法に関する。
性の金属薄膜配線を形成する方法に関する。
集積回路等の半導体装置においては、素子間接続のため
に金属薄膜、例えば、アル1ニウム薄膜を用い膜配線の
形成が広く行なわれているつアルきニウムは半導体との
オーミック接続が容易であること、被着性が良いこと、
加工が容易であること、電気抵抗が小さいこと等の利点
を有している。しかし乍ら、一般にアルミニウム薄膜配
線形成後、半導体基体との良好なオーでツタ接続を得る
ために40G〜500℃の温度下で加熱する工程や絶縁
保饅膜形成のための昇温工程等があり、これらの工程で
、アルミニウムの異常結晶成長が起こってヒロックと称
する表面突起が生ずる。従来、このヒロックの発生は半
導体装置の信頼性を劣化せしめる大きな要因となってい
た。即ち、配線上を覆う絶縁保饅膜、或いは多層配線構
造の場合であれば、層間絶縁膜等にはヒロックに因って
一ンホールや破壊が生ずる。これらはいわゆる/臂シベ
ーシ1ン不良や層間リークの原因となっていた。又、素
子の微細化が進み配線幅も狭くなシつつある現在、狭い
配線の中にそれと同等若しくは数分の−の径を有するヒ
ロックが存在することは、配線中の電流の流れの均一性
を妨げ、通電寿命の点で深刻な問題となってきている。
に金属薄膜、例えば、アル1ニウム薄膜を用い膜配線の
形成が広く行なわれているつアルきニウムは半導体との
オーミック接続が容易であること、被着性が良いこと、
加工が容易であること、電気抵抗が小さいこと等の利点
を有している。しかし乍ら、一般にアルミニウム薄膜配
線形成後、半導体基体との良好なオーでツタ接続を得る
ために40G〜500℃の温度下で加熱する工程や絶縁
保饅膜形成のための昇温工程等があり、これらの工程で
、アルミニウムの異常結晶成長が起こってヒロックと称
する表面突起が生ずる。従来、このヒロックの発生は半
導体装置の信頼性を劣化せしめる大きな要因となってい
た。即ち、配線上を覆う絶縁保饅膜、或いは多層配線構
造の場合であれば、層間絶縁膜等にはヒロックに因って
一ンホールや破壊が生ずる。これらはいわゆる/臂シベ
ーシ1ン不良や層間リークの原因となっていた。又、素
子の微細化が進み配線幅も狭くなシつつある現在、狭い
配線の中にそれと同等若しくは数分の−の径を有するヒ
ロックが存在することは、配線中の電流の流れの均一性
を妨げ、通電寿命の点で深刻な問題となってきている。
更に、微細配線を形成する場合の写真蝕刻工程、特に配
線用マスク/中ターンのフォトレジスト層への露光転写
工11においては、フォトレジスト基板表面の厳しい平
坦性が要求される。この場合、規定の平坦性が無いと転
写像のばけが生じ精密ノ譬ターンの形成ができなくなる
。又、多層構造の配線を形成する場合、下層の薄膜配線
層にヒロックが存在すると、上層部の薄膜配線形成中ス
ルーホール加工に悪影響を及ぼす。
線用マスク/中ターンのフォトレジスト層への露光転写
工11においては、フォトレジスト基板表面の厳しい平
坦性が要求される。この場合、規定の平坦性が無いと転
写像のばけが生じ精密ノ譬ターンの形成ができなくなる
。又、多層構造の配線を形成する場合、下層の薄膜配線
層にヒロックが存在すると、上層部の薄膜配線形成中ス
ルーホール加工に悪影響を及ぼす。
本発明者らは、イオン注入を利用し九ヒロック抑制法を
一つ膜中導体装置の製造方法を先に提案しえ、即ち、ア
ルミニウム薄膜を形成した後、皺アルtニウム薄膜中に
ネオン(N・)、アルノン(Ar)、クリプトン(Kr
)勢の稀ガス類元素や、硼素(B)、砒素(As)、燐
(P)、硅素(si)等の元素を所定量イオン注入する
ことに因シ、その後の熱工程でのヒロックを著しく抑制
し得ることを明らかKした。しかし乍ら、その後の検討
によると、上記元素のイオン注入に因るヒロック発生の
抑制効果は、アルミニウム薄膜を基板温度が室温〜15
0℃の範囲において蒸着形成し九場合にのみ顕著であっ
て、150tl:以上の基板温度でのアルミニウム蒸着
膜に対しては殆ど効果がみられないことが判明した。
一つ膜中導体装置の製造方法を先に提案しえ、即ち、ア
ルミニウム薄膜を形成した後、皺アルtニウム薄膜中に
ネオン(N・)、アルノン(Ar)、クリプトン(Kr
)勢の稀ガス類元素や、硼素(B)、砒素(As)、燐
(P)、硅素(si)等の元素を所定量イオン注入する
ことに因シ、その後の熱工程でのヒロックを著しく抑制
し得ることを明らかKした。しかし乍ら、その後の検討
によると、上記元素のイオン注入に因るヒロック発生の
抑制効果は、アルミニウム薄膜を基板温度が室温〜15
0℃の範囲において蒸着形成し九場合にのみ顕著であっ
て、150tl:以上の基板温度でのアルミニウム蒸着
膜に対しては殆ど効果がみられないことが判明した。
本発明の目的は、150℃以上400℃以下の基板温度
で形成されたアルミニウムを主成分とする金属膜を用い
て効果的にヒロ、り発生を抑制した金属配線を得る方法
を提供するにある。
で形成されたアルミニウムを主成分とする金属膜を用い
て効果的にヒロ、り発生を抑制した金属配線を得る方法
を提供するにある。
本発明は150℃〜400℃の温度に設定された基板上
にアルミニウムを主成分とする金属膜を形成したのち、
前記金属膜に錫元素(8m)をイオン注入することによ
って、その後の熱工程でのヒロ、り発生を抑制すること
を特徴とする。
にアルミニウムを主成分とする金属膜を形成したのち、
前記金属膜に錫元素(8m)をイオン注入することによ
って、その後の熱工程でのヒロ、り発生を抑制すること
を特徴とする。
以下、本発明の^体的*msについて図面を用いてl!
明するー@1図(、)〜(Qは一実施例の製造工程を示
す断面図である。1111 vA(a)は例えば、比抵
抗10Ω−1のpmシリコン基板11上に所定O能動素
子中受動素子を形成することを目的とし、酸化、拡散、
気相堆積、蒸着及び写真−刻等の工程を経て、酸化膜1
2、nm拡散層13、絶縁膜14、アル1ニウムM15
を形成した時点での工程断面図である。II型型数散層
13酸化膜12の所定領域に設けられた開孔部において
燐拡散によって形成しであるが、集°積回路の如き場合
は実際には面積の異なるものが画一的に多数形成され能
動素子や受動素子の一部を構成している。また、アルミ
ニウムEll 5Fi、n型拡散層13上を含む基板上
の絶縁IMzaの所定領域に形成された開孔部において
、n型拡散層13と接触し且つ、絶縁膜14を覆う様に
基板全面に被着形成されている1本実施例では、アルミ
ニウム膜15は、基板温度〜25G℃にてマダネトロン
スノやツタ法によって厚さ0.81saに形成し喪。ま
た本実施例では蒸着材料として99.9999%純度の
アルミニウムを用い九が、目的に応じて、シリコンや鋼
等を含んだアルミニウム合金材料を用いても良い、この
後、(b)工程において、前記アルミニウム膜15中に
、加速エネルギー110に@Vにて錫イオン(8nつを
注入量3X1015個/−程注入する。続いて(c)工
程において、写真蝕刻法によシ前記アルミニウム膜15
を所定の配線ノ々ターンIIAK加工形成した後、11
ill拡散層13fC対するオーミック接触を得るため
に450℃30分程度の熱処理を行なう。上記イオン注
入を施さない場合、通常唸この熱工程時にアルミニウム
膜配線ノ4ターン151にはヒロックの成長が起ζ夛、
大きいものは1〜2細にも達する。本実施例の場合斯様
なヒロックの発生は皆無であった0次いで(d)工程に
おいて、PEG (Phoapho −St l l@
at@−Glams )膜を絶縁保護膜16として形成
する。 PEG膜の形成は化学気相堆積法によって行な
うが、この場合基板温度が400〜500℃l!度にな
る。しかしこの熱工程時においてもヒロックの異常成長
は生じなかった。ま九高温多湿下での通電による配線腐
蝕試験を行なったとζろ、不良紘全く発生し表かった。
明するー@1図(、)〜(Qは一実施例の製造工程を示
す断面図である。1111 vA(a)は例えば、比抵
抗10Ω−1のpmシリコン基板11上に所定O能動素
子中受動素子を形成することを目的とし、酸化、拡散、
気相堆積、蒸着及び写真−刻等の工程を経て、酸化膜1
2、nm拡散層13、絶縁膜14、アル1ニウムM15
を形成した時点での工程断面図である。II型型数散層
13酸化膜12の所定領域に設けられた開孔部において
燐拡散によって形成しであるが、集°積回路の如き場合
は実際には面積の異なるものが画一的に多数形成され能
動素子や受動素子の一部を構成している。また、アルミ
ニウムEll 5Fi、n型拡散層13上を含む基板上
の絶縁IMzaの所定領域に形成された開孔部において
、n型拡散層13と接触し且つ、絶縁膜14を覆う様に
基板全面に被着形成されている1本実施例では、アルミ
ニウム膜15は、基板温度〜25G℃にてマダネトロン
スノやツタ法によって厚さ0.81saに形成し喪。ま
た本実施例では蒸着材料として99.9999%純度の
アルミニウムを用い九が、目的に応じて、シリコンや鋼
等を含んだアルミニウム合金材料を用いても良い、この
後、(b)工程において、前記アルミニウム膜15中に
、加速エネルギー110に@Vにて錫イオン(8nつを
注入量3X1015個/−程注入する。続いて(c)工
程において、写真蝕刻法によシ前記アルミニウム膜15
を所定の配線ノ々ターンIIAK加工形成した後、11
ill拡散層13fC対するオーミック接触を得るため
に450℃30分程度の熱処理を行なう。上記イオン注
入を施さない場合、通常唸この熱工程時にアルミニウム
膜配線ノ4ターン151にはヒロックの成長が起ζ夛、
大きいものは1〜2細にも達する。本実施例の場合斯様
なヒロックの発生は皆無であった0次いで(d)工程に
おいて、PEG (Phoapho −St l l@
at@−Glams )膜を絶縁保護膜16として形成
する。 PEG膜の形成は化学気相堆積法によって行な
うが、この場合基板温度が400〜500℃l!度にな
る。しかしこの熱工程時においてもヒロックの異常成長
は生じなかった。ま九高温多湿下での通電による配線腐
蝕試験を行なったとζろ、不良紘全く発生し表かった。
尚、通常は(d)工程の後、I/ディングツ譬ラッド形
成ために、絶縁保護膜16への開孔形成工程や、ワイア
がンrイングエ模等が加えられて中導体装置が製造され
る。
成ために、絶縁保護膜16への開孔形成工程や、ワイア
がンrイングエ模等が加えられて中導体装置が製造され
る。
次に、2層構造の配線形成に本発明を適用した実施例に
ついて、第2図(a)〜(f)を用いて説明する。先ず
、(a)工程の時点で所定のシリコン基板11上忙厚さ
〜1JII111の熱酸化N11xxを形成し、該熱酸
化11jxx上に重量組成率〜1.5916のシリコン
を含むアルミニウム膜23を、基板温度〜200℃下に
てマグネトロンスパッタ法を用いて、厚さ〜1 sm
IIC被着形成する。次すで(b)工程において、上記
アルミニウム族23の全面に、加速エネs、 af −
100&V、注入量4 X 1015個/dにて錫イオ
ン(an”)を注入する。次に(、)工程で、上記7
k iニクム@XSを所定の配IIdターン28Aに写
真蝕刻加工する0次いで(d)工程において、前記アル
ミニウム配置IAターン23ムの表面上を含む基板金量
上に層間絶縁膜となるシリコン酸化膜24を気相堆積法
にて厚さ〜α6μmに形成した後、写真蝕刻法によりて
所定領域に層間接続用の開孔25を穿つ。上記層間絶縁
膜としてはシリコン酸化膜の他にシリコン窒化膜でも良
く、それらの形成方法は気相堆積法、!ラズマ堆積法等
何れでも良い。通常これらの絶縁膜を形成する場合基板
を300〜500℃に加熱するが、本実施例では誼加熱
工程に因ってもアルイニウム配線/々ターフ23ムにヒ
ロックの異常成長は全く生じなかった0次いで(・)工
程において、2層目配線用材料膜として重量組成率1.
5%のシリコンを含むアルミニウムM26を基板温度2
00′CK”C厚さ〜1μmK、マグネトロンスー中ツ
タ法にて形成する。この時必要であれば2層のアルミニ
ウム膜26を基板温度2oo℃にて厚さ〜1μmに、マ
グネトロンスパッタ法にて形成する。この時必要であれ
ば2層目のアルミニウム膜J16にも(b)工程と同様
の錫イオン注入を行なう。そして(f)工程において、
通常の写真蝕刻法を用いてアルミニウムM2cを加工し
、2層目の配線ノ譬ターンj6A、JOBを形成する。
ついて、第2図(a)〜(f)を用いて説明する。先ず
、(a)工程の時点で所定のシリコン基板11上忙厚さ
〜1JII111の熱酸化N11xxを形成し、該熱酸
化11jxx上に重量組成率〜1.5916のシリコン
を含むアルミニウム膜23を、基板温度〜200℃下に
てマグネトロンスパッタ法を用いて、厚さ〜1 sm
IIC被着形成する。次すで(b)工程において、上記
アルミニウム族23の全面に、加速エネs、 af −
100&V、注入量4 X 1015個/dにて錫イオ
ン(an”)を注入する。次に(、)工程で、上記7
k iニクム@XSを所定の配IIdターン28Aに写
真蝕刻加工する0次いで(d)工程において、前記アル
ミニウム配置IAターン23ムの表面上を含む基板金量
上に層間絶縁膜となるシリコン酸化膜24を気相堆積法
にて厚さ〜α6μmに形成した後、写真蝕刻法によりて
所定領域に層間接続用の開孔25を穿つ。上記層間絶縁
膜としてはシリコン酸化膜の他にシリコン窒化膜でも良
く、それらの形成方法は気相堆積法、!ラズマ堆積法等
何れでも良い。通常これらの絶縁膜を形成する場合基板
を300〜500℃に加熱するが、本実施例では誼加熱
工程に因ってもアルイニウム配線/々ターフ23ムにヒ
ロックの異常成長は全く生じなかった0次いで(・)工
程において、2層目配線用材料膜として重量組成率1.
5%のシリコンを含むアルミニウムM26を基板温度2
00′CK”C厚さ〜1μmK、マグネトロンスー中ツ
タ法にて形成する。この時必要であれば2層のアルミニ
ウム膜26を基板温度2oo℃にて厚さ〜1μmに、マ
グネトロンスパッタ法にて形成する。この時必要であれ
ば2層目のアルミニウム膜J16にも(b)工程と同様
の錫イオン注入を行なう。そして(f)工程において、
通常の写真蝕刻法を用いてアルミニウムM2cを加工し
、2層目の配線ノ譬ターンj6A、JOBを形成する。
以上の工程を経て得られた最後の形は、配線/臂ターン
26Aと26Bとの間を調べることによシ配線層間の耐
圧、リーク電流等を測定できゐ様になっている。上記構
造にて、実際に耐圧短絡等の測定を行なった結果、眉間
短絡状皆無であり、耐圧の分布4大幅な改善が認められ
た。
26Aと26Bとの間を調べることによシ配線層間の耐
圧、リーク電流等を測定できゐ様になっている。上記構
造にて、実際に耐圧短絡等の測定を行なった結果、眉間
短絡状皆無であり、耐圧の分布4大幅な改善が認められ
た。
上記各実施例で述べた様に1本発明の方法によるアルミ
ニウム加熱蒸着膜に対するヒロックの抑制は、腐蝕試験
及び耐圧試験に対する大幅な改善を龜たらした。実際に
ヒロック発生の様子を表面粗さ針で評価した。シリコン
基板上に熱酸化層を〜1畑の厚さに形成し、諌熱酸化膜
の全面上に重量組成率でi、 s %のシリコンを含有
するアルミニウム膜を蒸着基板温度250℃で厚さ〜1
.itmに形成し庚。この試料を通常の工程よ)厳しい
熱処理条件である、500℃40分間の条件にて熱処理
し、表面状態を調べた。第3図(a)FiアルZニウム
膜へイオン注入を施とさなかっ九場合、(b)は熱処理
の前に100に@Vの加・速エネルギーにてアルミニウ
ム膜中へ錫イオン(liim”)を3X1G15個/c
d注入した場合の、夫々熱処理後Cts面粗さを鍔ぺた
結果である。(a)。
ニウム加熱蒸着膜に対するヒロックの抑制は、腐蝕試験
及び耐圧試験に対する大幅な改善を龜たらした。実際に
ヒロック発生の様子を表面粗さ針で評価した。シリコン
基板上に熱酸化層を〜1畑の厚さに形成し、諌熱酸化膜
の全面上に重量組成率でi、 s %のシリコンを含有
するアルミニウム膜を蒸着基板温度250℃で厚さ〜1
.itmに形成し庚。この試料を通常の工程よ)厳しい
熱処理条件である、500℃40分間の条件にて熱処理
し、表面状態を調べた。第3図(a)FiアルZニウム
膜へイオン注入を施とさなかっ九場合、(b)は熱処理
の前に100に@Vの加・速エネルギーにてアルミニウ
ム膜中へ錫イオン(liim”)を3X1G15個/c
d注入した場合の、夫々熱処理後Cts面粗さを鍔ぺた
結果である。(a)。
(b)の比較によっても本発明の効果は明瞭である。
頴黴鏡観察の結果、上記イオン注入を施こしたアル1=
クム薄膜の熱処理後の表面には、微細な突起が多数発生
していることが判明した。
クム薄膜の熱処理後の表面には、微細な突起が多数発生
していることが判明した。
ヒのことから、アルミニウム膜へのイオン注入の効果は
、咳薄膜表面近傍に多数のヒロック発生該を形成して熱
処理時に微小ヒロックを多発させ、粗大ヒロックの発生
を抑えているものと解釈できる。微小ヒロックを多数発
生させ、巨視的にアルミニウム膜表面の平坦性を確保す
ることが、本発明の効果を生ぜしめるものと考えること
ができる。
、咳薄膜表面近傍に多数のヒロック発生該を形成して熱
処理時に微小ヒロックを多発させ、粗大ヒロックの発生
を抑えているものと解釈できる。微小ヒロックを多数発
生させ、巨視的にアルミニウム膜表面の平坦性を確保す
ることが、本発明の効果を生ぜしめるものと考えること
ができる。
室温近傍に保たれた基板に蒸着したアルミニウム膜の場
合には、前述のように稀ガス元素をはじめ種々の元素の
イオン注入を施こすことKよ抄、後続熱工程のヒロック
発生を抑制することがでti九。150℃〜400℃の
温度に加熱された基板へのアルミニウム蒸着膜に対して
は、種々検討し九結果、現時点では錫元素(Jiim)
のイオン注入のみがヒロック抑制に対する顕著な効果を
示すことが判明している。実施例で述べた99.999
9%純度Oアル1ニウム薄膜や重量組成率で〜1.5%
Oシリコンを含有するアルミニウム薄膜をはじめ、シリ
コン、銅、rルマニウム、ニッケル、鉄等の元素或い唸
それらの元素を複数種、重量組成率で数%程度にまで含
有せしめた、何れのアルミニウム薄膜についても、上記
したヒロックの抑制効果が確認された。これらアルミニ
ウムを成分とする加熱蒸着薄膜に錫元素(Jim)を上
記実施例の要領にてイオン注入した後、後続の加熱工程
の温度を種々変えて調べたところ、該アルミニウム膜の
融点(〜600℃)近くまで、上記したヒロック抑制効
果があることも確認され友。又、上記実施例では、厚さ
〜1趨のアルミニウム膜中へ、加速エネルギー100〜
110x@vで錫イオン(8m”)を注入したが、注入
後のアル1=ウム膜中の錫元素の分布性、表面から高々
6G0A@度の深さにわたりているだけで、アルミニウ
ム膜の厚さ方向全体にわたって分布している訳ではない
0本発明の如きヒロック抑制効果を生ぜしめるには、ア
ルミニウム膜の表面近傍にのみ錫元素(Sn)をイオン
注入すれば良く、アルミニウム膜の深い領域に錫イオン
注入層を形成する必要はない。アルミニウム膜の厚さ方
向に沿りて、中央部から更に深い領域へ錫元素をイオン
注入した場合、逆にヒロック抑制効果ができないことが
、実験的に確かめられた。従って、錫元素をイオン注入
する場合の注入エネルギーは、被注入物質であるアルオ
ニウム膜の厚さく応じ1表面近傍を含む領域に注入イオ
ンの分布を形成する様に、適宜選択する必要がある。1
+、アルミニウム膜中に注入すべき錫元素の注入量は1
×1014〜lX1017個/cdの範囲が良く、更に
はI X 10”〜I X 1 G”個/ ad o範
囲でヒロック抑制の効果が顕著に現われた。tた、上記
実施例では、錫元素のイオン注入工程はアルミニウム配
線ノ譬ターン形成工程の前に行なったが、勿論Δターシ
形成後にアルミニウム膜配線中に錫元素をイオン注入し
ても良い。一般には、アルミニウム膜のヒロ゛ツクは1
00℃近傍の加熱工程によって生ずるが、加熱温度の上
昇と共に発生密度、ヒロックの大きさは増加する。
合には、前述のように稀ガス元素をはじめ種々の元素の
イオン注入を施こすことKよ抄、後続熱工程のヒロック
発生を抑制することがでti九。150℃〜400℃の
温度に加熱された基板へのアルミニウム蒸着膜に対して
は、種々検討し九結果、現時点では錫元素(Jiim)
のイオン注入のみがヒロック抑制に対する顕著な効果を
示すことが判明している。実施例で述べた99.999
9%純度Oアル1ニウム薄膜や重量組成率で〜1.5%
Oシリコンを含有するアルミニウム薄膜をはじめ、シリ
コン、銅、rルマニウム、ニッケル、鉄等の元素或い唸
それらの元素を複数種、重量組成率で数%程度にまで含
有せしめた、何れのアルミニウム薄膜についても、上記
したヒロックの抑制効果が確認された。これらアルミニ
ウムを成分とする加熱蒸着薄膜に錫元素(Jim)を上
記実施例の要領にてイオン注入した後、後続の加熱工程
の温度を種々変えて調べたところ、該アルミニウム膜の
融点(〜600℃)近くまで、上記したヒロック抑制効
果があることも確認され友。又、上記実施例では、厚さ
〜1趨のアルミニウム膜中へ、加速エネルギー100〜
110x@vで錫イオン(8m”)を注入したが、注入
後のアル1=ウム膜中の錫元素の分布性、表面から高々
6G0A@度の深さにわたりているだけで、アルミニウ
ム膜の厚さ方向全体にわたって分布している訳ではない
0本発明の如きヒロック抑制効果を生ぜしめるには、ア
ルミニウム膜の表面近傍にのみ錫元素(Sn)をイオン
注入すれば良く、アルミニウム膜の深い領域に錫イオン
注入層を形成する必要はない。アルミニウム膜の厚さ方
向に沿りて、中央部から更に深い領域へ錫元素をイオン
注入した場合、逆にヒロック抑制効果ができないことが
、実験的に確かめられた。従って、錫元素をイオン注入
する場合の注入エネルギーは、被注入物質であるアルオ
ニウム膜の厚さく応じ1表面近傍を含む領域に注入イオ
ンの分布を形成する様に、適宜選択する必要がある。1
+、アルミニウム膜中に注入すべき錫元素の注入量は1
×1014〜lX1017個/cdの範囲が良く、更に
はI X 10”〜I X 1 G”個/ ad o範
囲でヒロック抑制の効果が顕著に現われた。tた、上記
実施例では、錫元素のイオン注入工程はアルミニウム配
線ノ譬ターン形成工程の前に行なったが、勿論Δターシ
形成後にアルミニウム膜配線中に錫元素をイオン注入し
ても良い。一般には、アルミニウム膜のヒロ゛ツクは1
00℃近傍の加熱工程によって生ずるが、加熱温度の上
昇と共に発生密度、ヒロックの大きさは増加する。
200℃以上の加熱に因りて生ずるヒロックは、集積回
路をはじめとする種々の半導体装置を製従って、斯様な
加熱工程を行なう前に、アルオニウム膜或いはアルミニ
ウム膜配線パターン中の所定領域へ所定量の錫元素をイ
オン注入することが、本発明のIイyトである。
路をはじめとする種々の半導体装置を製従って、斯様な
加熱工程を行なう前に、アルオニウム膜或いはアルミニ
ウム膜配線パターン中の所定領域へ所定量の錫元素をイ
オン注入することが、本発明のIイyトである。
以上述べたように本発明によれば、150〜400℃の
基板温度てのアル1=ウム膜中に所定量の錫元素(8m
)をイオン注入する工程を、ヒロックの発生しうる後続
の熱工程の前に加えることKよ)、ヒロックによりてア
ルミニウム膜表面に発生する異常結晶成長を抑制できる
。そしてヒロックの発生を抑制することによつて、実施
例で述べ丸ように配線腐蝕中層間耐圧の著しい改善がな
される捻か、写真蝕刻工種時の精密′&Δターン形成等
が可能となった。また本発明によればヒロックの発生を
抑制するととkよシ配線の通電寿命が長くなシ、各楢半
導体装置の信頼性向上忙大きく寄与することができる。
基板温度てのアル1=ウム膜中に所定量の錫元素(8m
)をイオン注入する工程を、ヒロックの発生しうる後続
の熱工程の前に加えることKよ)、ヒロックによりてア
ルミニウム膜表面に発生する異常結晶成長を抑制できる
。そしてヒロックの発生を抑制することによつて、実施
例で述べ丸ように配線腐蝕中層間耐圧の著しい改善がな
される捻か、写真蝕刻工種時の精密′&Δターン形成等
が可能となった。また本発明によればヒロックの発生を
抑制するととkよシ配線の通電寿命が長くなシ、各楢半
導体装置の信頼性向上忙大きく寄与することができる。
第1図(1)〜(d)は本発明の一実施例を説明する念
めの工程断面図、第2図(、)〜(f)は他の実施例を
説明するための工程断面図、第3図(a) 、 (b)
は本発明の実施例の効果を説明するための特性図である
。 11・・・1mlシリコン基板、12・・・酸化膜、J
J・・1Ml拡散層、14・・・絶縁膜、15・・・ア
ルミニウム膜、151川アルミニウム膜配!Idターン
、1e・・・絶縁保護膜、2ノ・・・シリコン基板、2
2・・・酸化膜、23・・・アルミニウム膜、2sム・
・・アルミニウム配線/4ターン、24・・・シリコン
酸化膜、25・・・開孔、26川アルミニウム膜、Jg
A、JgB・・・アルミニウム膜配線パターン。 出願人代理人 弁理士 鈴 江 武 蓼第2図 第3図 1−100pm−1 1−100Pm−1
めの工程断面図、第2図(、)〜(f)は他の実施例を
説明するための工程断面図、第3図(a) 、 (b)
は本発明の実施例の効果を説明するための特性図である
。 11・・・1mlシリコン基板、12・・・酸化膜、J
J・・1Ml拡散層、14・・・絶縁膜、15・・・ア
ルミニウム膜、151川アルミニウム膜配!Idターン
、1e・・・絶縁保護膜、2ノ・・・シリコン基板、2
2・・・酸化膜、23・・・アルミニウム膜、2sム・
・・アルミニウム配線/4ターン、24・・・シリコン
酸化膜、25・・・開孔、26川アルミニウム膜、Jg
A、JgB・・・アルミニウム膜配線パターン。 出願人代理人 弁理士 鈴 江 武 蓼第2図 第3図 1−100pm−1 1−100Pm−1
Claims (1)
- 半導体基板上に150℃〜400℃の基板温度にてアル
ミニウムを主成分とする金属膜を形成しこの金属膜を配
線・臂ターンに加工した後200℃以上の熱工程が加え
られる半導体装置の製造方法において、前記金属膜を形
成した後、前記200℃以上の熱工程が加えられる前K
、前記金属膜に錫元素をイオン注入する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13250681A JPS5833855A (ja) | 1981-08-24 | 1981-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13250681A JPS5833855A (ja) | 1981-08-24 | 1981-08-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833855A true JPS5833855A (ja) | 1983-02-28 |
Family
ID=15082943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13250681A Pending JPS5833855A (ja) | 1981-08-24 | 1981-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833855A (ja) |
-
1981
- 1981-08-24 JP JP13250681A patent/JPS5833855A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3918149A (en) | Al/Si metallization process | |
| US3653999A (en) | Method of forming beam leads on semiconductor devices and integrated circuits | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| US3663279A (en) | Passivated semiconductor devices | |
| KR100225946B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US4975389A (en) | Aluminum metallization for semiconductor devices | |
| JPS6043858A (ja) | 半導体装置の製造方法 | |
| US5243221A (en) | Aluminum metallization doped with iron and copper to prevent electromigration | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| JPS5961146A (ja) | 半導体装置の製造方法 | |
| JPS5833855A (ja) | 半導体装置の製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPS61290740A (ja) | 半導体装置の製造方法 | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPS6339105B2 (ja) | ||
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| JPH0878414A (ja) | 半導体装置およびその製造方法 | |
| JPH07263447A (ja) | 半導体装置およびその製造方法 | |
| KR100779392B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH02215131A (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPH01272138A (ja) | 配線の製法 | |
| JPH0349229A (ja) | 半導体装置 |