JPS5833870A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5833870A
JPS5833870A JP56131521A JP13152181A JPS5833870A JP S5833870 A JPS5833870 A JP S5833870A JP 56131521 A JP56131521 A JP 56131521A JP 13152181 A JP13152181 A JP 13152181A JP S5833870 A JPS5833870 A JP S5833870A
Authority
JP
Japan
Prior art keywords
type
drain
implanted
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56131521A
Other languages
English (en)
Inventor
Hideo Sunami
英夫 角南
Hiroo Masuda
弘生 増田
Yoshiaki Kamigaki
良昭 神垣
Katsuhiro Shimohigashi
下東　勝博
Eiji Takeda
英次 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56131521A priority Critical patent/JPS5833870A/ja
Priority to KR8203702A priority patent/KR900004179B1/ko
Priority to EP82304433A priority patent/EP0073623B1/en
Priority to CA000409942A priority patent/CA1181532A/en
Priority to DE8282304433T priority patent/DE3275684D1/de
Publication of JPS5833870A publication Critical patent/JPS5833870A/ja
Priority to US06/786,715 priority patent/US4656492A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having significant overlap between the lightly-doped extensions and the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁ゲート型電界効果トランジスタに係り、
特にソース・ドレイン間の耐圧向上、しきい電圧の制御
性向上等短チヤネル効果抑制に好適なトランジスタ構造
に関する。
従来のＭＩＳ％にＭＯ８型トランジスタは、３ｉ基板表
面に３ｚ基板と同導電をの不純物をイオン打込みによっ
て形成していた。このトランジスタではしきい電圧ｖＴ
Ｊ！のゲート長依存性が太きく、又ソース・ドレイン間
の耐圧も低く、いわゆる短チヤネル効果が大きい。また
チャネル化の深い部分に同導電型の不純物を打込んだパ
ンチスルーストッパは、ＶＴＥのゲート長依存性は小さ
いが、ソース・ドレイン型の耐圧が低下する。
本発明はこれら従来型のＭＩＳ型トランジスタの短チヤ
ネル効果を抑制し、かつ耐圧を上昇する新しい構造のト
ランジスタを提供するものである。
ＭＩＳ型トランジスタの短チヤネル効果は、チャネル下
の空乏層中の空間電荷をドレインの印加電圧ＶＤによっ
てドレインから伸びる空乏層中にとり込むことによって
生じる。一般に３ｉ表面側にはイオン打込み等によって
不純物濃度の高い層（これを表面型と称す。）が存在す
るので、ドレイン下端から長い空乏層が伸びる。したが
って、ドレイン下漏から伸びる空乏層を小さくするため
、ドレイン下端部の不純物濃度を基板のそれより高くす
ればよい。（これをパンチスルーストッパ型と称す、） これによって短チヤネル効果は抑制されるが、ドレイ／
近傍の不純物濃度が高くなることによって、逆の効果と
してドレイン接合の耐圧が低下しかつソース・ドレイン
間の耐圧も低下する。
この欠点を除去するためには、ドレイ／近傍の不純物濃
度勾配を緩傾斜としてドレイン端の電界を緩やかにすれ
ばよい。（これを緩傾斜型と呼ぶ）本発明はこれらのパ
ンチスルーストッパ型、緩傾斜型の構造を重ね合せて、
さらに、パンチスルーストッパのみでは７丁８制御が困
難であるので、Ｓｔ表面近傍に基板と逆導電型の不純物
を導入し、ソースから注入される電流としてのキャリヤ
を表面型よシは相対的に基板側を流すことによってキャ
リヤの移動度の向上とｖｙａ制御を達成した。
以下本発明の一実施例を第１図により説明する。
説明の便宜上ｎチャネルＭＯ８）ランジスタを用いて説
明する。
ｐ型Ｂ添加、１０Ω−国のＳｉ基板１上に通常乾燥酸素
酸化によって５〜１１００ｎ厚の所定のゲート酸化膜２
を形成する。通常はこの後、第２図（第１図のＡ−Ａ断
面図ｊに示すように基板１の中にピークを待つように５
０〜３００ｋｅＶでＢをイオン打込みする。その分布は
熱処理後１１となる。１５０ＫｅＶでピークの深さは約
０．４μｍである。基板の不純物濃度１０はこの場合Ｉ
　Ｘ　１０’″ｃｒｎ−”であるから、ｐ型層８となる
打込んだＢｌｌのピーク濃度は実質的に２Ｘ１０”ｃｒ
ＩＴ−”以上あれば有効となり始める。
その後基板と逆導電型のｎ型層９となるＡｓやＰに代表
される不純物を第２図の分布１２で示すようにイオン打
込みする。ゲート酸化膜厚や、イオン種によって異なる
が、通常３０〜１００ＫｅＶのエネルギーで打込む、打
込量１Ｂ１１とその量分だけ相殺して所望のＶＴＲを得
る必要があるので、単独にその量を設定できない。ここ
では、Ｂ１１をＡｓ６るいはＰＩ３より先にイオン打込
みしたが、その後先はどちらでもよい。
その後、各結晶ＳｒやＭＯ，Ｗ等に代表されるゲート３
を選択的に被潰し、全面にＡｌ１ｅイオン打込みする。
その量は略Ｉ　Ｘ　１０”ｃｍ−”程駁である。
この人Ｂは第３図（第１図のＢ−Ｂ断面図）の１３に示
すように急峻な分布をなし、一般にＰなどに比較してソ
ース・ドレイン間耐圧は低いが、浅い接合でかつ抵抗の
低いｎ０層６を形成できるので好んで用いられる。しか
し、急峻な分布に起因する耐圧低下を抑制するため、本
発明では、さらにＰをｌＸｌ０”〜５Ｘ１０”程度打込
んでＰの拡散層７を形成し、その分布を第３図の１４の
ように実現する。ＰはＡｓよシ拡散が速いのでこのＰの
分布１４は通常１０００Ｃ，３０分程度の熱処理によっ
てＡＩの分布１３の先端を追い越し、その追い越した部
分は第３図および第４図に示すように緩やかな傾斜とな
る。この緩傾斜の部分が電界強度緩和をもたらし、ソー
ス・ドレイン間耐圧と を向上する。第４図は第１図のＣ−覇断面図である。
緩傾斜のみを得るならソース・ドレイン６および７の部
分をすべてＰで形成すればよいが、この場合にはたとえ
ばソース・ドレイン接合深さＸｊを０．３μｍとすると
そのシート抵抗ρｇは１００Ω／口にも達する。Ａｓで
ｘ　ｊ　＝　ｏ、　ａμｍの接合を形成するとρＳは２
．５Ω／口となシ、Ａｓを用いた効果は極めて著しい。
Ｘｊが小さくなればなる程ρＳの比は開く傾向をもつ。
この後ＣＶＤ　ＰＳＧなどに代表される絶縁膜４を選択
的に被着し、Ａｔ等のソース・ドレイ／６への接続電極
５を選択的に被着すれば、ＭＯ８）ランジスタが構成で
きる。また本発明の説明にはソース・ドレイン共存在す
る例を用いたが、第５図に示すように、第２ゲート電極
３１が第２ゲート絶縁膜３０上に被着され、ゲート３の
端部の一方にのみソース又はドレイン接合６がある場合
にも全く同様に本発明を適用できる。
以上説明した本発明の実施例では、酸化膜厚が３５Ωｍ
％Ｘｊ＝０．３μｍの場合、ＢＶｏａ−＋ａ＋ａのゲー
ト長Ｌｇ依存性は第６図に示すようになった。
特性２０は従来の表面型でおり、特性２１は本発明の構
造である。本発明の効果は著しい。
またＶｔａのＬｇ依存性、いわゆる短チヤネル効果は両
者の間に有意差はない。
以上述べたごとく本発明を用いれば、短チヤネル効果を
悪化させることなくソース・ドレイン間耐圧を高めるこ
とができる。これは同時にチャネルホットエレクトロン
の減少にもなシ、ＤＣストレス耐圧も向上する。換言す
れば、ソース・ドレイン間耐圧を同等とすればさらに短
チヤネル化が可能となり、トランジスタは著しく高性能
化する。
また表面に打込んだ基板と反対導電型の不純物は、チャ
ネルの深さ方向（基板の内部に向う方向）の電界を緩和
し、実効的なキャリヤ移動度を上昇する働きをもつ。前
述の実施例では、約３０％の向上が見られた。これもト
ランジスタの能力を高め、ソース・ドレイン間耐圧向上
と相乗して高性能化に有利である。
以上本発明の説明にはＮチャネル型ＭＯ８）ランジスタ
を用いたが、Ｐチャネル型でも不純物を逆導電型にすれ
ば全く同様に実現しうる。ただし、Ｐチャネルではソー
ス・ドレイ／にＢ−？Ｇａ。
Ａ／、等を不純物として用いるので、これらの拡散が速
いことから実質的に緩傾斜となるので第１図に示すよう
なソース・ドレイン部に二重の異種の不純物を添加する
必要はない。
【図面の簡単な説明】
第１図は本発明の実施例を示す図、第２図〜第４図は第
１図における実施例の不純物濃度分布を示す図、第５図
は本発明の他の実施例を示す図、第６図はこの実施例の
特性の一部を示す図である。 １・・・３を基板、２・・・ゲート絶縁膜、３・・・ゲ
ート、４・・・絶縁膜、５・・・電極、６・・・ソース
・ドレイン、７・・・緩傾斜ソース・ドレイン部、８・
・・深い打込み部、９・・・表面打込み部、１０・・・
基板不純物濃度分布、１１・・・深い打込み不純物濃度
分布、１２・・・表面打込み不純物濃度分布、１３・・
・ソース・ドレイン不純物濃度分布、１４・・・緩傾斜
ソース・ドレイン不純物濃度分布、２０・・・表面型の
Ｂｖｏｓ−ｓｍ＋ｍ−Ｌｇ特性、２１−・・本発明構造
ノＢＶＤ８−ｍｌ　ａ　　Ｌｇ特性、３０・・・第２ゲ
ート絶縁膜、３１・・・第２ゲ−第１図 第２図 礒ｆｉＩｌ　　　　　　弄ユ方向 ′￥Ｊ３ｒ５ｉＵ 茅４図

Claims (1)

    【特許請求の範囲】
  1. １、Ｓｉ基板、ゲート絶縁膜、ゲートおよびソース、ド
    レインの一方あるいはその両方で構成されるＭＩＳ型ト
    ラ／ジスタにおいて、チャネルの深さ方向に３ｉ表面側
    から基板と反対導電型の不純物分布さらに深い部分に基
    板と同導電型の不純物分布を持ち、さらに、ソース、ド
    レインの一方あるいはその両方が緩傾斜不純物分布を持
    ったＭＩＳ型トランジスタを有する半導体装置。
JP56131521A 1981-08-24 1981-08-24 半導体装置 Pending JPS5833870A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP56131521A JPS5833870A (ja) 1981-08-24 1981-08-24 半導体装置
KR8203702A KR900004179B1 (ko) 1981-08-24 1982-08-16 절연 게이트형 전계효과 트랜지스터
EP82304433A EP0073623B1 (en) 1981-08-24 1982-08-23 Insulated gate field effect transistor
CA000409942A CA1181532A (en) 1981-08-24 1982-08-23 Insulated gate field effect transistor
DE8282304433T DE3275684D1 (en) 1981-08-24 1982-08-23 Insulated gate field effect transistor
US06/786,715 US4656492A (en) 1981-08-24 1985-10-15 Insulated gate field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56131521A JPS5833870A (ja) 1981-08-24 1981-08-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS5833870A true JPS5833870A (ja) 1983-02-28

Family

ID=15059993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56131521A Pending JPS5833870A (ja) 1981-08-24 1981-08-24 半導体装置

Country Status (6)

Country Link
US (1) US4656492A (ja)
EP (1) EP0073623B1 (ja)
JP (1) JPS5833870A (ja)
KR (1) KR900004179B1 (ja)
CA (1) CA1181532A (ja)
DE (1) DE3275684D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237469A (ja) * 1985-04-15 1986-10-22 Hitachi Ltd Ｍｉｓ型半導体装置及びその製造方法
JP2005167262A (ja) * 1995-07-14 2005-06-23 Seiko Instruments Inc 半導体装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US4697198A (en) * 1984-08-22 1987-09-29 Hitachi, Ltd. MOSFET which reduces the short-channel effect
JPS6153761A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置
US5257095A (en) * 1985-12-04 1993-10-26 Advanced Micro Devices, Inc. Common geometry high voltage tolerant long channel and high speed short channel field effect transistors
US5231474A (en) * 1986-03-21 1993-07-27 Advanced Power Technology, Inc. Semiconductor device with doped electrical breakdown control region
JPS62274767A (ja) * 1986-05-23 1987-11-28 Fujitsu Ltd 高耐圧半導体装置及びその製造方法
US5036375A (en) * 1986-07-23 1991-07-30 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US4979005A (en) * 1986-07-23 1990-12-18 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US5156990A (en) * 1986-07-23 1992-10-20 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US5215936A (en) * 1986-10-09 1993-06-01 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having a lightly-doped drain structure
US4978628A (en) * 1986-11-19 1990-12-18 Teledyne Industries, Inc. Drail-well/extension high voltage MOS transistor structure and method of fabrication
US4801555A (en) * 1987-01-14 1989-01-31 Motorola, Inc. Double-implant process for forming graded source/drain regions
JPS6480070A (en) * 1987-09-21 1989-03-24 Mitsubishi Electric Corp Semiconductor integrated circuit
JP2666403B2 (ja) * 1988-01-06 1997-10-22 セイコーエプソン株式会社 Ｍｉｓ型半導体装置の製造方法
US4923824A (en) * 1988-04-27 1990-05-08 Vtc Incorporated Simplified method of fabricating lightly doped drain insulated gate field effect transistors
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
JP2513023B2 (ja) * 1988-10-24 1996-07-03 三菱電機株式会社 電界効果型半導体装置およびその製造方法
US4990974A (en) * 1989-03-02 1991-02-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor
AU5330190A (en) * 1989-03-02 1990-09-26 Albert W. Vinal Fermi threshold field effect transistor
TW399774U (en) 1989-07-03 2000-07-21 Gen Electric FET, IGBT and MCT structures to enhance operating characteristics
JPH0824162B2 (ja) * 1989-07-10 1996-03-06 日本電装株式会社 半導体装置およびその製造方法
KR940004449B1 (ko) * 1990-03-02 1994-05-25 가부시키가이샤 도시바 반도체장치
US5084743A (en) * 1990-03-15 1992-01-28 North Carolina State University At Raleigh High current, high voltage breakdown field effect transistor
US5180681A (en) * 1990-03-15 1993-01-19 North Carolina State University Method of making high current, high voltage breakdown field effect transistor
US5440160A (en) * 1992-01-28 1995-08-08 Thunderbird Technologies, Inc. High saturation current, low leakage current fermi threshold field effect transistor
US5369295A (en) * 1992-01-28 1994-11-29 Thunderbird Technologies, Inc. Fermi threshold field effect transistor with reduced gate and diffusion capacitance
US5525822A (en) * 1991-01-28 1996-06-11 Thunderbird Technologies, Inc. Fermi threshold field effect transistor including doping gradient regions
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method
US5244823A (en) * 1991-05-21 1993-09-14 Sharp Kabushiki Kaisha Process for fabricating a semiconductor device
US5166765A (en) * 1991-08-26 1992-11-24 At&T Bell Laboratories Insulated gate field-effect transistor with pulse-shaped doping
US5543654A (en) * 1992-01-28 1996-08-06 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
US5367186A (en) * 1992-01-28 1994-11-22 Thunderbird Technologies, Inc. Bounded tub fermi threshold field effect transistor
US5814869A (en) * 1992-01-28 1998-09-29 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors
US5352914A (en) * 1992-08-03 1994-10-04 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
US5536959A (en) * 1994-09-09 1996-07-16 Mcnc Self-aligned charge screen (SACS) field effect transistors and methods
JPH08172187A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5698884A (en) * 1996-02-07 1997-12-16 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
US6015991A (en) * 1997-03-12 2000-01-18 International Business Machines Corporation Asymmetrical field effect transistor
JPH10256394A (ja) 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体構造体およびデバイス
JP3763750B2 (ja) * 2001-04-10 2006-04-05 Ｙｋｋ株式会社 スライドファスナー仕上げ装置
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
US8957462B2 (en) * 2010-12-09 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an N-type transistor with an N-type semiconductor containing nitrogen as a gate
US9001564B2 (en) 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US10319836B1 (en) * 2017-12-20 2019-06-11 International Business Machines Corporation Effective junction formation in vertical transistor structures by engineered bottom source/drain epitaxy

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631312A (en) * 1969-05-15 1971-12-28 Nat Semiconductor Corp High-voltage mos transistor method and apparatus
JPS51147268A (en) * 1975-06-13 1976-12-17 Hitachi Ltd Manufacturing process of depression type field effect semiconductor de vice by ion-implantation
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
GB1569897A (en) * 1975-12-31 1980-06-25 Ibm Field effect transistor
US4017888A (en) * 1975-12-31 1977-04-12 International Business Machines Corporation Non-volatile metal nitride oxide semiconductor device
US4078947A (en) * 1976-08-05 1978-03-14 International Business Machines Corporation Method for forming a narrow channel length MOS field effect transistor
JPS5384571A (en) * 1976-12-29 1978-07-26 Fujitsu Ltd Insulating gate type field effect transistor and its manufacture
DE2729656A1 (de) * 1977-06-30 1979-01-11 Siemens Ag Feldeffekttransistor mit extrem kurzer kanallaenge
US4276095A (en) * 1977-08-31 1981-06-30 International Business Machines Corporation Method of making a MOSFET device with reduced sensitivity of threshold voltage to source to substrate voltage variations
DE2911726C2 (de) * 1978-03-27 1985-08-01 Ncr Corp., Dayton, Ohio Verfahren zur Herstellung eines Feldeffekttransistors
US4212683A (en) * 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET
US4242691A (en) * 1978-09-18 1980-12-30 Mitsubishi Denki Kabushiki Kaisha MOS Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237469A (ja) * 1985-04-15 1986-10-22 Hitachi Ltd Ｍｉｓ型半導体装置及びその製造方法
JP2005167262A (ja) * 1995-07-14 2005-06-23 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
KR900004179B1 (ko) 1990-06-18
EP0073623B1 (en) 1987-03-11
US4656492A (en) 1987-04-07
DE3275684D1 (en) 1987-04-16
CA1181532A (en) 1985-01-22
EP0073623A2 (en) 1983-03-09
EP0073623A3 (en) 1983-11-23
KR840001392A (ko) 1984-04-30

Similar Documents

Publication Publication Date Title
JPS5833870A (ja) 半導体装置
KR100292567B1 (ko) 측면2중확산절연게이트전계효과트랜지스터및그제조방법
US5998848A (en) Depleted poly-silicon edged MOSFET structure and method
US5675172A (en) Metal-insulator-semiconductor device having reduced threshold voltage and high mobility for high speed/low-voltage operation
US5565369A (en) Method of making retarded DDD (double diffused drain) device structure
JPH0730107A (ja) 高耐圧トランジスタ及びその製造方法
JPH1187704A (ja) 半導体装置およびその製造方法
JPH0456473B2 (ja)
JP3144385B2 (ja) 半導体装置とその製造方法
JPS61255069A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JP3397999B2 (ja) 半導体装置の製造方法
JPH04346272A (ja) 半導体装置及びその製造方法
JP3344078B2 (ja) 絶縁ゲート型電界効果トランジスタ
JPS60128668A (ja) 半導体装置の製造方法
JP3271972B2 (ja) フェルミしきい値電界効果トランジスタ
JPH06105715B2 (ja) 半導体集積回路装置の製造方法
JP2000260983A (ja) 半導体装置およびその製造方法
JPH11204783A (ja) 半導体装置およびその製造方法
JPH01100969A (ja) ホットキャリア抑制用深接合非自己整合型トランジスタの適用
JPS60154569A (ja) Ｍｉｓ型電界効果トランジスタ
JPH01123474A (ja) 絶縁ゲート型半導体装置
JPH02207535A (ja) 半導体装置
JPH11224945A (ja) 半導体装置
JPH10209265A (ja) 半導体装置及び半導体装置の製造方法
JP2000164860A (ja) 半導体装置とその製造方法