JPS5833968A - ゲ−トパルス発生装置 - Google Patents
ゲ−トパルス発生装置Info
- Publication number
- JPS5833968A JPS5833968A JP13029681A JP13029681A JPS5833968A JP S5833968 A JPS5833968 A JP S5833968A JP 13029681 A JP13029681 A JP 13029681A JP 13029681 A JP13029681 A JP 13029681A JP S5833968 A JPS5833968 A JP S5833968A
- Authority
- JP
- Japan
- Prior art keywords
- gate pulse
- pulse generator
- control angle
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Safety Devices In Control Systems (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプログラムにより演算されるサイリスタの制御
角α発生装置に係り、更に具体的にはプログラムの実行
停止があってもある制御角αをノ・−ドウエアにより発
生することによりバックアップを図ったゲートパルス発
生装置に関する。
角α発生装置に係り、更に具体的にはプログラムの実行
停止があってもある制御角αをノ・−ドウエアにより発
生することによりバックアップを図ったゲートパルス発
生装置に関する。
従来のこの種のゲートパルス発生装置にあっては、何ら
かの原因でプログラムの運転が停止された場合（以下、
ソフトウェアの停止と言う）、制御角αに追従してゲー
トパルスを発生する方式であるため、（１）ゲートパル
スが消失又は（２）制御角αが一定となり、この結果サ
イリスタ変換器の破損又はモータ駆動システムの破損、
更に機械系の破損に至る欠点を有していた。
かの原因でプログラムの運転が停止された場合（以下、
ソフトウェアの停止と言う）、制御角αに追従してゲー
トパルスを発生する方式であるため、（１）ゲートパル
スが消失又は（２）制御角αが一定となり、この結果サ
イリスタ変換器の破損又はモータ駆動システムの破損、
更に機械系の破損に至る欠点を有していた。
本発明の目的はソフトウェアの停止時にゲートパルスの
消失又は一定位相のゲートパルス出力を無くシ、安全な
サイリスタ変換器の運転停止が可能なゲートパルス発生
装置を提供することにある。
消失又は一定位相のゲートパルス出力を無くシ、安全な
サイリスタ変換器の運転停止が可能なゲートパルス発生
装置を提供することにある。
本発明の特徴はプログラムによりサイリスタの制御角α
の指令が出さ扛、該指令に基づいてゲートパルスを出力
するディジタル式ゲートパルス発生器と、ハードウェア
により構成されサイリスタの制御角αをステップ函数的
に又はランプ函数的に増大せしめるようにゲートパルス
を出力するバックアップゲートパルス発生器と、前記両
ゲートパルス発生器の出力を取り込み、ディジタル式ゲ
ートパルス発生器の正常動作時には該ディジタル式ゲー
トパルス発生器のゲートパルスを異常動作時にはバック
アップゲートパルス発生器のゲートパルスを夫々、出力
するように切り換える切換回路とでゲートパルス発生装
置を構成した点にある。
の指令が出さ扛、該指令に基づいてゲートパルスを出力
するディジタル式ゲートパルス発生器と、ハードウェア
により構成されサイリスタの制御角αをステップ函数的
に又はランプ函数的に増大せしめるようにゲートパルス
を出力するバックアップゲートパルス発生器と、前記両
ゲートパルス発生器の出力を取り込み、ディジタル式ゲ
ートパルス発生器の正常動作時には該ディジタル式ゲー
トパルス発生器のゲートパルスを異常動作時にはバック
アップゲートパルス発生器のゲートパルスを夫々、出力
するように切り換える切換回路とでゲートパルス発生装
置を構成した点にある。
以下、本発明の実施例を図面に基づいて説明する。塘ず
従来のゲートパルス発生装置を第１図乃至第４図に基づ
いて説明する。第１図には従来のゲートパルス発生装置
の全体構成が示されておシ、同図においてゲートパルス
発生装置１はプログラムに基づいて制御角αを演算し、
逐次、演算結果り、を出力する演算装置２と、該演算装
置２から演算出力Ｄヶを受け、こｎに基づいて同期電源
５の出力の零点を検出し、零点検出パルスを出力する零
点検出器８の出力をトリガー信号として内部カウンタを
動作ぜしめ所定のタイミングでゲートパルスＰａをサイ
リスタ変換器４に出力するゲートパルス発生器３とで構
成されている。ここでゲートパルス発生器３の内部カウ
ンタの動作方式には（１）カウントダウン方式と（２）
カウンタにディジタルコンパレータを付加した構成によ
り動作させる方式とが代表的である。前者は、プログラ
ムによって計算された制御角αをカウンタヘプリセット
し、電源に同期してカウントを開始し、ある値、例えば
計数値が零になる時点でゲートパルスを発生するもので
ある。後者は、電源に同期してカウントアツプするカウ
ンタの計数値と、計算された制御角αの値とを比較し、
△致又は不等号成立時にゲートパルスを発生するもので
ある。
従来のゲートパルス発生装置を第１図乃至第４図に基づ
いて説明する。第１図には従来のゲートパルス発生装置
の全体構成が示されておシ、同図においてゲートパルス
発生装置１はプログラムに基づいて制御角αを演算し、
逐次、演算結果り、を出力する演算装置２と、該演算装
置２から演算出力Ｄヶを受け、こｎに基づいて同期電源
５の出力の零点を検出し、零点検出パルスを出力する零
点検出器８の出力をトリガー信号として内部カウンタを
動作ぜしめ所定のタイミングでゲートパルスＰａをサイ
リスタ変換器４に出力するゲートパルス発生器３とで構
成されている。ここでゲートパルス発生器３の内部カウ
ンタの動作方式には（１）カウントダウン方式と（２）
カウンタにディジタルコンパレータを付加した構成によ
り動作させる方式とが代表的である。前者は、プログラ
ムによって計算された制御角αをカウンタヘプリセット
し、電源に同期してカウントを開始し、ある値、例えば
計数値が零になる時点でゲートパルスを発生するもので
ある。後者は、電源に同期してカウントアツプするカウ
ンタの計数値と、計算された制御角αの値とを比較し、
△致又は不等号成立時にゲートパルスを発生するもので
ある。
後者の例は特開昭４７−１２３７０９ ｒ位相制御装
置」に詳細に記述されている。本発明の実施例では前者
の例で説明するが後者の例でも本発明はほぼ同様に適用
でき、制御角演算値αを・・−ドウエアで変更せしめｎ
ばよい。
置」に詳細に記述されている。本発明の実施例では前者
の例で説明するが後者の例でも本発明はほぼ同様に適用
でき、制御角演算値αを・・−ドウエアで変更せしめｎ
ばよい。
さて、第２図は第１図に示し几ゲートパルス発生装置１
の動作を示すフローチャートであり、同図においてステ
ップ２０で動作が開始さ扛ると次のステップ２２でプロ
グラムに基づいてサイリスタの制御角αの演算が行われ
る。
の動作を示すフローチャートであり、同図においてステ
ップ２０で動作が開始さ扛ると次のステップ２２でプロ
グラムに基づいてサイリスタの制御角αの演算が行われ
る。
更に次のステップ２４で制御角αの演算値αがα１．＜
α〈α１．！（α、、、１カ、α。、８は夫々、制御角
αの上、下限値である）であるか否かが判定される。そ
してステップ２４でαｍｌゎ〈α〈α、、、８であると
判定された場合にはステップ２６でα＝αとしてステッ
プ３２でゲートパルス発生器３内のカウンタにデータＤ
（計算値αを示すデータ）をセットする。ステップ２
４でα〈α１３であると判定さ牡た場合にはステップ２
８でα＝α、、Ｉ、であるとしてステップ３２に移行す
る。
α〈α１．！（α、、、１カ、α。、８は夫々、制御角
αの上、下限値である）であるか否かが判定される。そ
してステップ２４でαｍｌゎ〈α〈α、、、８であると
判定された場合にはステップ２６でα＝αとしてステッ
プ３２でゲートパルス発生器３内のカウンタにデータＤ
（計算値αを示すデータ）をセットする。ステップ２
４でα〈α１３であると判定さ牡た場合にはステップ２
８でα＝α、、Ｉ、であるとしてステップ３２に移行す
る。
またステップラ４でα〉αｒａｍ’ｓであると判定され
た場合にはステップ３０でα占α、、、８とし、次いで
ステップ３２に移行し、同様の処理を行う。
た場合にはステップ３０でα占α、、、８とし、次いで
ステップ３２に移行し、同様の処理を行う。
で
更にステップ３４Ａはゲートパルス発生器内のカウンタ
は零点検出器８の零点検出パルスによシ起動され、クロ
ックパルスによシカラントダウン動作を行う。そしてカ
ウンタの内容が零になった時点でゲートパルス発生器３
よりサイリスタ変換器４にゲートパルス信号が出力され
、次のステップ３８で処理は終了する。
は零点検出器８の零点検出パルスによシ起動され、クロ
ックパルスによシカラントダウン動作を行う。そしてカ
ウンタの内容が零になった時点でゲートパルス発生器３
よりサイリスタ変換器４にゲートパルス信号が出力され
、次のステップ３８で処理は終了する。
次に第３図に第１図のゲートノ（ルス発生装置１を構成
するゲートパルス発生器３の具体的構成を示す。同図に
おいてカウンタ４０は制御角αをプログラムに基づいて
演算する演算装置２からデータＤ （１６ビツト並列）
がロード端子りに入力されるライトパルスのタイミング
でデータ入力端子りに入力され、セットさｎる。次いで
零点検出器８は同期電源５の電源電圧（周波数ｆ、）の
零点（α＝θ°のタイミング）を検出し、カラ／り４０
の端子Ｃ８に零点検出パルス（カウントスタート指令パ
ルス）Ｐ、、を出力し、このパルスＰ ａｍのタイミン
グで基準発振器４２からのカウントパルス（周波数ｆ、
）を受けてカウンタ４０・は上記設定値Ｄ からカウン
トダウン動作を開始する。
するゲートパルス発生器３の具体的構成を示す。同図に
おいてカウンタ４０は制御角αをプログラムに基づいて
演算する演算装置２からデータＤ （１６ビツト並列）
がロード端子りに入力されるライトパルスのタイミング
でデータ入力端子りに入力され、セットさｎる。次いで
零点検出器８は同期電源５の電源電圧（周波数ｆ、）の
零点（α＝θ°のタイミング）を検出し、カラ／り４０
の端子Ｃ８に零点検出パルス（カウントスタート指令パ
ルス）Ｐ、、を出力し、このパルスＰ ａｍのタイミン
グで基準発振器４２からのカウントパルス（周波数ｆ、
）を受けてカウンタ４０・は上記設定値Ｄ からカウン
トダウン動作を開始する。
カウンタ４０の計数内容が零（上記設定値はカウンタの
計数値が零となる時点がα０となるような値である。）
になった時点でワンショット回路４４からサイリスタ変
換回路（図示せず）にゲ−トパルスが出力される。
計数値が零となる時点がα０となるような値である。）
になった時点でワンショット回路４４からサイリスタ変
換回路（図示せず）にゲ−トパルスが出力される。
ここで制御角αは次式で与えられる。
例えば力☆ントバルスｆ−ｔｆ−＝ＩＭＨｚ）制御角α
の演算データＤ、ｔ−Ｄａ＝５０００．同期電源５の電
源周波数ｆ、をｆｓ＝５０Ｈｚとすれば制御角αの演算
値はα＝９０°となる。
の演算データＤ、ｔ−Ｄａ＝５０００．同期電源５の電
源周波数ｆ、をｆｓ＝５０Ｈｚとすれば制御角αの演算
値はα＝９０°となる。
以上の動作内容を第４図のタイムチャートに示す。まず
制御角αの演算データＤ、に相当する計数［Ｎｔがセッ
トされ（同図■）、次いで同期電源５の出力（同図（２
））が零点を切るα＝０°の時点で零点検出器８より零
点検出パルスが出力され伺図■）、カウンタ４０はダウ
ンカウントを開始する。そして、カウンタ４０の計数値
が零になった時点（上式（１）ｔ−満足する時点）でワ
ンショット回路４４よりゲートパルスが出力される（同
図（Ｃ））。
制御角αの演算データＤ、に相当する計数［Ｎｔがセッ
トされ（同図■）、次いで同期電源５の出力（同図（２
））が零点を切るα＝０°の時点で零点検出器８より零
点検出パルスが出力され伺図■）、カウンタ４０はダウ
ンカウントを開始する。そして、カウンタ４０の計数値
が零になった時点（上式（１）ｔ−満足する時点）でワ
ンショット回路４４よりゲートパルスが出力される（同
図（Ｃ））。
また制御角αのカウンタ４０への設定値がα〉α１．８
となるような値Ｎ、である場合には同図［Ｆ］に示す如
く、カウンタ４０−がダウンカウントを行い、カウンタ
４０の計数内容が零にならなくてもθ＝α１．！となる
時点で前記ワンショット回路４４よシゲートバルスが出
力される。
となるような値Ｎ、である場合には同図［Ｆ］に示す如
く、カウンタ４０−がダウンカウントを行い、カウンタ
４０の計数内容が零にならなくてもθ＝α１．！となる
時点で前記ワンショット回路４４よシゲートバルスが出
力される。
ここで仮にＣＰＵハードウェアやソフトウェアの不具合
によりプログラムの実行が停止した場合前記カウンタの
動作方式にもよるが （１）サイリスタ点弧パルスの消失 Ｑ）＃ ・ の一定の出力 となり−％（１）の場合サイリスタがインバータ運転中
などは転流失敗を引き起こしサイリスタ変換器の破損、
（２）の場合は一定の出力電圧となり機械の暴走など危
険な状態となる。
によりプログラムの実行が停止した場合前記カウンタの
動作方式にもよるが （１）サイリスタ点弧パルスの消失 Ｑ）＃ ・ の一定の出力 となり−％（１）の場合サイリスタがインバータ運転中
などは転流失敗を引き起こしサイリスタ変換器の破損、
（２）の場合は一定の出力電圧となり機械の暴走など危
険な状態となる。
第５図は、本発明に係るゲートパルス発生装置の基本構
成を示すブロック図であり、・・−ドウエアにより構成
されるバックアツプゲートノ（ルス発生器５２を具備す
ることが特徴となっている。プログラムの正常実行中は
、プログラム制御によるディジタル式ゲートパルス発生
器５０１が動作するがプログラムの実行が異常となると
切換回路５４によりハードウェアにより構成されるバッ
ク “アップゲートパルス発生器に切り換えられ制御角
αに見合うゲートパルス出力Ｐａが得られる。
成を示すブロック図であり、・・−ドウエアにより構成
されるバックアツプゲートノ（ルス発生器５２を具備す
ることが特徴となっている。プログラムの正常実行中は
、プログラム制御によるディジタル式ゲートパルス発生
器５０１が動作するがプログラムの実行が異常となると
切換回路５４によりハードウェアにより構成されるバッ
ク “アップゲートパルス発生器に切り換えられ制御角
αに見合うゲートパルス出力Ｐａが得られる。
次に第６図に第５図に示したゲートパルス発生装置の動
作内容を示す。本実施例では制御角がα＝６０°〜７０
°で正常運転中に、何らの原因で、制御角αを演算する
演算装置が停止したと仮定している。この場合制御角α
を制御角αの最大値α１．８に移動させる必要がある。
作内容を示す。本実施例では制御角がα＝６０°〜７０
°で正常運転中に、何らの原因で、制御角αを演算する
演算装置が停止したと仮定している。この場合制御角α
を制御角αの最大値α１．８に移動させる必要がある。
仮に先に述べたように、異常があった場合でも一定の制
御角αで出力しても支障のない負荷であれば別であるが
、通常はサイリスタ変換器の出力を減少させなければな
らないからである。このように、シログラムの実行の異
常は色々の障害を招くため、別の）・−ドウエアのバッ
クアップにより制御角αをα、、！に移行させる必要が
あシ、第６図のタイムチャートでは、ランプ函数的にα
□８へ移行させ・ると、ステップ函数的に移行させる例
を示している。
御角αで出力しても支障のない負荷であれば別であるが
、通常はサイリスタ変換器の出力を減少させなければな
らないからである。このように、シログラムの実行の異
常は色々の障害を招くため、別の）・−ドウエアのバッ
クアップにより制御角αをα、、！に移行させる必要が
あシ、第６図のタイムチャートでは、ランプ函数的にα
□８へ移行させ・ると、ステップ函数的に移行させる例
を示している。
第７図は第６図に示した動作を行う本発明に係るゲート
パルス発生装置の要部の構成を示すブロック図であり、
第８図は第７図におけるバックアップゲートパルス発生
器８０の動作を説明するためのタイムチャートである。
パルス発生装置の要部の構成を示すブロック図であり、
第８図は第７図におけるバックアップゲートパルス発生
器８０の動作を説明するためのタイムチャートである。
これらの図において７０はプログラムにより制御角αが
演算されるディジタル式ゲートパルス発生器におけるゲ
ートノ（ルスの出力タイミングを決定するカウンタ、５
２はハードウェアにより構成されるバックアップゲート
パルス発生器であり、該ゲートノζルス発生器５２は制
御角αの上、下限値α３．！、α１．．のデータを出力
する制御角指令器８０及び該制御角指令器８０からのデ
ータ出力に基づいてゲートノ（ルスの出力タイミングを
決定するカウンタ９０から構成されている。
演算されるディジタル式ゲートパルス発生器におけるゲ
ートノ（ルスの出力タイミングを決定するカウンタ、５
２はハードウェアにより構成されるバックアップゲート
パルス発生器であり、該ゲートノζルス発生器５２は制
御角αの上、下限値α３．！、α１．．のデータを出力
する制御角指令器８０及び該制御角指令器８０からのデ
ータ出力に基づいてゲートノ（ルスの出力タイミングを
決定するカウンタ９０から構成されている。
また５４はアンドゲート５６、オアゲート５８から構成
され、ディジタル式ゲートノζルス発生器とバックアッ
プゲートパルス発生器との出力を切り換える切換回路、
１１０はゲート・くルスを出力スルワンショット回路で
ある。
され、ディジタル式ゲートノζルス発生器とバックアッ
プゲートパルス発生器との出力を切り換える切換回路、
１１０はゲート・くルスを出力スルワンショット回路で
ある。
上記構成において、カウンタ７０では既述の如く図示し
てない演算装置より出力される演算データＤ がライト
ノ（ルスＰＷＲのタイミングで取り込まれ、テークセッ
トされると共に、図示してない零点検出器より同期電源
出力（第８図（Ａ））におけるα＝００のタイミングで
出力される零点検出パルスＰ。、により設定値Ｎ（テー
クＤ に相当する値）からダウンカウントが開始され、
計数値が零になった時点で端子Ｃ８よりパルス信号Ｐ
が出力される。
てない演算装置より出力される演算データＤ がライト
ノ（ルスＰＷＲのタイミングで取り込まれ、テークセッ
トされると共に、図示してない零点検出器より同期電源
出力（第８図（Ａ））におけるα＝００のタイミングで
出力される零点検出パルスＰ。、により設定値Ｎ（テー
クＤ に相当する値）からダウンカウントが開始され、
計数値が零になった時点で端子Ｃ８よりパルス信号Ｐ
が出力される。
他方、バックアップゲートパルス発生器５２におけるカ
ウンタ９０には前記零点検出パルスＰ６、の立下シ時点
で制御角指令器８０よシ制御角αの上、下限値αゆ１．
、αゆ、ゎを示すデータＤ６エ、８＠ Ｄ ａｌ。が取
シ込まｎてデータセッ゛トさｎ、且つダウンカウントが
開始される（第８図■、（Ｑ）。
ウンタ９０には前記零点検出パルスＰ６、の立下シ時点
で制御角指令器８０よシ制御角αの上、下限値αゆ１．
、αゆ、ゎを示すデータＤ６エ、８＠ Ｄ ａｌ。が取
シ込まｎてデータセッ゛トさｎ、且つダウンカウントが
開始される（第８図■、（Ｑ）。
そしてカウンタ９０の計数内容が零になった時点でパル
ス信号Ｐ （１ｗａｘ 、 Ｐ ６ ＋ａｌ＋＋が端子
Ｃ１゜Ｃ２よシ出力される。即ち、カウンタ９０は制御
角αがα□、≦α≦１８００の範囲で論理ｕ１”レベル
のパルス信号Ｐａ□！ （端子Ｃｔ ）及びα、、１
．≦α≦１８０°の範囲で論理＠ １ｐｔレベルのパル
ス信号Ｐａ＋ｍ＋１ 陰干Ｃ２）の２つが出力される（
同図（至））。
ス信号Ｐ （１ｗａｘ 、 Ｐ ６ ＋ａｌ＋＋が端子
Ｃ１゜Ｃ２よシ出力される。即ち、カウンタ９０は制御
角αがα□、≦α≦１８００の範囲で論理ｕ１”レベル
のパルス信号Ｐａ□！ （端子Ｃｔ ）及びα、、１
．≦α≦１８０°の範囲で論理＠ １ｐｔレベルのパル
ス信号Ｐａ＋ｍ＋１ 陰干Ｃ２）の２つが出力される（
同図（至））。
従ってディジタル式ゲートパルス発生器の演算装置にお
いてソフトウェアが誤って、例えば第８図■に示す如く
αくα１８であるような指令が出されてもアンドゲート
５６でカウンタ７ｏの出力Ｐａ、演算装置内のＣＰＵの
正常／異常信号６゜及びカウンタ６０の出力Ｐａ、ｆｉ
Ｉユとの論理積がとられるのでゲートパルスＰａはα＝
Ｃ１，の時点でしかワンショット回路１１０より出力さ
れない。
いてソフトウェアが誤って、例えば第８図■に示す如く
αくα１８であるような指令が出されてもアンドゲート
５６でカウンタ７ｏの出力Ｐａ、演算装置内のＣＰＵの
正常／異常信号６゜及びカウンタ６０の出力Ｐａ、ｆｉ
Ｉユとの論理積がとられるのでゲートパルスＰａはα＝
Ｃ１，の時点でしかワンショット回路１１０より出力さ
れない。
ここでＣＰＵの正常／異常信号６ｏはソフトウェアが停
止した場合にのみ異常信号として論理″′０”レベルの
信号が出力さｎｌそれ以外では正常信号として論理ｕ１
″レベルの信号が出力されるものとする。
止した場合にのみ異常信号として論理″′０”レベルの
信号が出力さｎｌそれ以外では正常信号として論理ｕ１
″レベルの信号が出力されるものとする。
尚、この正常／異常信号６０はウォッチドッグタイマ、
イリーガルアドレスアクセス信号等にょシ容易に作成さ
れる。
イリーガルアドレスアクセス信号等にょシ容易に作成さ
れる。
同様にソフトウェアが誤ってα〉α□工であるような指
令が出されてもα＝Ｃ１，８の時点でしかケートパルス
Ｐａは出力されない（同図■）。
令が出されてもα＝Ｃ１，８の時点でしかケートパルス
Ｐａは出力されない（同図■）。
他方、プログラムが正常に実行されている状態ではαｍ
１ｍ ＜α〈α□８となるような指令が出され、第８図
■の如きゲートパルスＰａが出力される。
１ｍ ＜α〈α□８となるような指令が出され、第８図
■の如きゲートパルスＰａが出力される。
更にＣＰＵ異常信号６０が出力さｊした場合は、カウン
タ７０からの出力Ｐ はアンドゲート５６により遮断さ
れるのでバックアップゲートパルス発生器５２における
カウンタ９ｏの出力Ｐ ａｍ＠ Ｋがオアゲート５８で
は有効となる。そしてこの制御角αｗａｘの情報を荷っ
ているＰ ６ｍａｘを第６図に示すタイミングチャート
の如く制御する。即ちステップ函数的に時刻Ｔ、でαを
Ｃ１，！に移行含ぜる場合には上述したようにＣＰＵ異
常時に単にα＝Ｃ１１，となるようなカウンタ９ｏの出
力Ｐ ａｍａｘをワンショット回路１１０に入力させる
だけでよい。また制御角α全ランプ函数的にα−・。
タ７０からの出力Ｐ はアンドゲート５６により遮断さ
れるのでバックアップゲートパルス発生器５２における
カウンタ９ｏの出力Ｐ ａｍ＠ Ｋがオアゲート５８で
は有効となる。そしてこの制御角αｗａｘの情報を荷っ
ているＰ ６ｍａｘを第６図に示すタイミングチャート
の如く制御する。即ちステップ函数的に時刻Ｔ、でαを
Ｃ１，！に移行含ぜる場合には上述したようにＣＰＵ異
常時に単にα＝Ｃ１１，となるようなカウンタ９ｏの出
力Ｐ ａｍａｘをワンショット回路１１０に入力させる
だけでよい。また制御角α全ランプ函数的にα−・。
に移行させるには前記カウンタ９ｏの設定値を制御角指
令器８０内に設けられるカウンタにょシα□８．くα、
’、、２＜曲−川・〈Ｃ１，□というように除徐に大き
くして行くことにょシ制御することができる。またこの
ような指令を出力するカウンタは前記制御角指令器８０
とは別に設けてもよい。
令器８０内に設けられるカウンタにょシα□８．くα、
’、、２＜曲−川・〈Ｃ１，□というように除徐に大き
くして行くことにょシ制御することができる。またこの
ような指令を出力するカウンタは前記制御角指令器８０
とは別に設けてもよい。
以上に説明した如く本発明ではプログラムにより制御角
αの指令が出さｎ、該指令に基づいてケートパルスを出
力するディジタル式ゲートパルス発生器に対し、ソフト
ウェア停止時にハードウェアにより構成されるゲートパ
ルス発生器によりバックアップするように構成したので
本発明によればサイリスタ変換器の運転停止を安全に行
うことが可能となる。
αの指令が出さｎ、該指令に基づいてケートパルスを出
力するディジタル式ゲートパルス発生器に対し、ソフト
ウェア停止時にハードウェアにより構成されるゲートパ
ルス発生器によりバックアップするように構成したので
本発明によればサイリスタ変換器の運転停止を安全に行
うことが可能となる。
第１図は従来のゲートパルス発生装置の全体構成を示す
プロとり図、第２図は第１図に示したゲートパルス発生
装置の動作内容を示すフローチャート、第３図は第１図
に示したゲートパルス発生装置を構成するゲートパルス
発生器の具体的構成を示すブロック図、第４図囚〜■は
第３図に示したゲートパルス発生器の動作説明をするた
めのタイムチャート、第５図は本発明に係るゲートパル
ス発生装置の基本構成を示すブロック図、第６図は第５
図に示したゲートパルス発生装置の動作内容を示すタイ
ムチャート、第７図は第５図に示したゲートパルス発生
装置の要部の具体的構成を示すブロック図、第８図囚〜
（０は第７図におけるバックアップゲートパルス発生器
の動作説明をするためのタイムチャートである。 ５０・・・ディジタル式ゲートパルス発生器、５２・・
・バックアップゲートパルス発生器、５４・・・切換回
１４記
プロとり図、第２図は第１図に示したゲートパルス発生
装置の動作内容を示すフローチャート、第３図は第１図
に示したゲートパルス発生装置を構成するゲートパルス
発生器の具体的構成を示すブロック図、第４図囚〜■は
第３図に示したゲートパルス発生器の動作説明をするた
めのタイムチャート、第５図は本発明に係るゲートパル
ス発生装置の基本構成を示すブロック図、第６図は第５
図に示したゲートパルス発生装置の動作内容を示すタイ
ムチャート、第７図は第５図に示したゲートパルス発生
装置の要部の具体的構成を示すブロック図、第８図囚〜
（０は第７図におけるバックアップゲートパルス発生器
の動作説明をするためのタイムチャートである。 ５０・・・ディジタル式ゲートパルス発生器、５２・・
・バックアップゲートパルス発生器、５４・・・切換回
１４記
Claims (1)
- １、プログラムによりサイリスタの制御角αの指令が出
され、該指令に基づいてゲートパルスを出ドウエアによ
り構成されサイリスタの制御角αをステップ函数的に又
はランプ函数的に増大せしめるようにゲートパルスを出
力するバックアップゲートパルス発生器と、前記プログ
ラム正常動作時ツクアップゲートパルス−生器の出力を
取り込みディジタル式ゲートパルス発生器のゲートパル
スを、異、電動作ｉにはバックアップゲートパルス発生
器のゲートパルスを夫々、出力するように切り換える切
換回、路とで構成したことを特徴とするゲートパルス発
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13029681A JPS5833968A (ja) | 1981-08-21 | 1981-08-21 | ゲ−トパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13029681A JPS5833968A (ja) | 1981-08-21 | 1981-08-21 | ゲ−トパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833968A true JPS5833968A (ja) | 1983-02-28 |
| JPH0250695B2 JPH0250695B2 (ja) | 1990-11-05 |
Family
ID=15030917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13029681A Granted JPS5833968A (ja) | 1981-08-21 | 1981-08-21 | ゲ−トパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833968A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156314A (ja) * | 1988-12-09 | 1990-06-15 | Toshiba Corp | 無効電力補償装置 |
| JPH05126933A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | 航空管制システム用表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526071A (en) * | 1978-08-16 | 1980-02-25 | Hitachi Ltd | Digital pulse phase shifter |
-
1981
- 1981-08-21 JP JP13029681A patent/JPS5833968A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526071A (en) * | 1978-08-16 | 1980-02-25 | Hitachi Ltd | Digital pulse phase shifter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02156314A (ja) * | 1988-12-09 | 1990-06-15 | Toshiba Corp | 無効電力補償装置 |
| JPH05126933A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | 航空管制システム用表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250695B2 (ja) | 1990-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0204903B1 (en) | Servo control of a motor speed by using a phase locked loop | |
| US4323832A (en) | System for controlling the speed of a magnetic tape transport motor | |
| GB2112225A (en) | Control signal generator arrangement for semiconductor switches for controlling power delivered to a load | |
| JPS5833968A (ja) | ゲ−トパルス発生装置 | |
| JPS6169395A (ja) | 誘導電動機の再起動装置 | |
| JP2685962B2 (ja) | エンコーダ異常検出装置 | |
| JP2822620B2 (ja) | インバータの電源瞬停復電時の再始動方法 | |
| JPS60210185A (ja) | チヨツパ周波数測定制御装置 | |
| JPS591107Y2 (ja) | 進角制御装置 | |
| JPS58130795A (ja) | 交流電動機駆動用電源装置 | |
| JPS61191285A (ja) | モ−タ制御装置 | |
| JPH0654587A (ja) | インバ−タの瞬停再始動方法 | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JP2540945B2 (ja) | 静止形電力変換装置のディジタル位相制御装置 | |
| JPH0191695A (ja) | 電力変換装置 | |
| JPS602879B2 (ja) | 交流式無整流子電動機の制御装置 | |
| JPS6123741B2 (ja) | ||
| JPS6126497A (ja) | インバ−タによるモ−タ駆動装置における停電再始動回路 | |
| JPH05136692A (ja) | 全デイジタル電源同期位相固定装置 | |
| JPS59204491A (ja) | モ−タ拾い上げ方式 | |
| JPH0270300A (ja) | 同期機用励磁制御装置 | |
| JPS6158500A (ja) | 発電機のデイジタル制御方式 | |
| JPH05227775A (ja) | 速度制御装置 | |
| JPS5877051A (ja) | 電子編集位相整合装置 | |
| JPH0219719B2 (ja) |