JPS583418A - パルス変換回路 - Google Patents
パルス変換回路Info
- Publication number
- JPS583418A JPS583418A JP10055381A JP10055381A JPS583418A JP S583418 A JPS583418 A JP S583418A JP 10055381 A JP10055381 A JP 10055381A JP 10055381 A JP10055381 A JP 10055381A JP S583418 A JPS583418 A JP S583418A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- input terminal
- positive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、入力に正、負いずれのノリレスが印加され
ても、これを検出して出力を出しうるようにしたパルス
変換回路に関するものである。
ても、これを検出して出力を出しうるようにしたパルス
変換回路に関するものである。
現在の論理信号形態は、正論理と負論理の２通りが存在
する。そのため動作指令パルス、もしくはタイミングパ
ルスについても異なる機器においては異なる論理信号が
用いられている。したが、って、対象とする機器の制御
に際してはその積巻が正論理、負論理のどちらを用いて
回路構成がなされているかを調査し、それに応じ設定置
えを行う必要があった。
する。そのため動作指令パルス、もしくはタイミングパ
ルスについても異なる機器においては異なる論理信号が
用いられている。したが、って、対象とする機器の制御
に際してはその積巻が正論理、負論理のどちらを用いて
回路構成がなされているかを調査し、それに応じ設定置
えを行う必要があった。
これを図面について説明すると、１はデータ収録装置で
、入力端子２，３を備え、入力端子２にはアナログ信号
が、また、入力端子３には測定値サンプリング用の正ま
たは負のタイミング／くレスが加えられる。入力端子２
に加えられたアナログ信号は、増幅器４で増幅された後
、サンプリング回路ＳＫ加えられる。一方、入力端子３
に加えられたタイミング信号はパルス変換回路６に加え
られ１、正論理、負論理、すなわち、正または負のタイ
ミングパルスのいずれが加えられても、正パルスを出力
してサンプリング回路５に加え、そのタイミングで入力
端子２に印加されたアナログ信号がサンプリングされる
。
、入力端子２，３を備え、入力端子２にはアナログ信号
が、また、入力端子３には測定値サンプリング用の正ま
たは負のタイミング／くレスが加えられる。入力端子２
に加えられたアナログ信号は、増幅器４で増幅された後
、サンプリング回路ＳＫ加えられる。一方、入力端子３
に加えられたタイミング信号はパルス変換回路６に加え
られ１、正論理、負論理、すなわち、正または負のタイ
ミングパルスのいずれが加えられても、正パルスを出力
してサンプリング回路５に加え、そのタイミングで入力
端子２に印加されたアナログ信号がサンプリングされる
。
この場合、パルス変換回路６は、インバータＴ。
スイッチ８と９とで構成されており、その動作は、入力
端子３に正パルスが加わるときには、スイッチ９をオン
してサンプリング回路５に正パルスを印加する。また、
入力端子３に負パルスが加わるときには、スイッチ８を
オンにしてインバータＴで負のパルスを反転させて正パ
ルスとして出力する。
端子３に正パルスが加わるときには、スイッチ９をオン
してサンプリング回路５に正パルスを印加する。また、
入力端子３に負パルスが加わるときには、スイッチ８を
オンにしてインバータＴで負のパルスを反転させて正パ
ルスとして出力する。
このようにして、正論理、負論理のいずれであっても、
入力があったことを判別し必要な正パルスを出力させる
ことができるが、このような従来のパルス変換回路６で
はスイッチ８．１１を入力端子３に加わるパルスの極性
に応じ手動にて切換えなければならないため、操作が煩
雑であるばかりでなく、設定ミスをおこすおそれがあっ
た。
入力があったことを判別し必要な正パルスを出力させる
ことができるが、このような従来のパルス変換回路６で
はスイッチ８．１１を入力端子３に加わるパルスの極性
に応じ手動にて切換えなければならないため、操作が煩
雑であるばかりでなく、設定ミスをおこすおそれがあっ
た。
この発明は、上記の点にかんがみなされたもので、全く
自動的にパルス変換を行うことができるようにしたもの
である。以下、この発明について説明する。
自動的にパルス変換を行うことができるようにしたもの
である。以下、この発明について説明する。
第２図はこの発明の一実施例を示すものである。
この図で、１１は入力端子、１２は排他的論理和ゲート
で、一方の入力端１２ｍは直接入力端子１１が接続され
る。また、他方の入力端１２ｂには、積分回路１３を介
して入力端子１１が接続される。
で、一方の入力端１２ｍは直接入力端子１１が接続され
る。また、他方の入力端１２ｂには、積分回路１３を介
して入力端子１１が接続される。
１４は出力端子である。そして、積分回路１３は抵抗器
ＲとコンデンサＣとにより構成される。
ＲとコンデンサＣとにより構成される。
次に第２図の実施例の動作を第３図の波形図を参照して
説明する。
説明する。
まず、入力端子１１に正パルスが第３図（１）の（ａ）
のように加わったとする。排他的論理和ゲート１２のし
きい値なＶｔｈとすると、前記正パルスはしきい値ｖｔ
ｋ以上の−をもっており、これか入力端子１１から排他
的論理和ゲート１２の入力端１２ａに印加される。これ
と同時に入力端子１１に加わった正パルスは積分回路１
３に印加されて第３図（１）の（ｂ）のように時定数τ
−ＣＢ（Ｃ，Ｒは 。
のように加わったとする。排他的論理和ゲート１２のし
きい値なＶｔｈとすると、前記正パルスはしきい値ｖｔ
ｋ以上の−をもっており、これか入力端子１１から排他
的論理和ゲート１２の入力端１２ａに印加される。これ
と同時に入力端子１１に加わった正パルスは積分回路１
３に印加されて第３図（１）の（ｂ）のように時定数τ
−ＣＢ（Ｃ，Ｒは 。
前述したコンデンサＣと抵ｆｉｔａｎの値をも表わすも
のとする）でもち上がるが、正パルスが立下がった時点
で放電により下降する。そして、時定数τは正パルスの
パルス幅より矢きく選定しであるので、積分回路１３の
出力、すなわち排他的論理和ゲート１２の入力端１２ｂ
に加わえられる信号の値はしきい値ｖｔ、に達しない。
のとする）でもち上がるが、正パルスが立下がった時点
で放電により下降する。そして、時定数τは正パルスの
パルス幅より矢きく選定しであるので、積分回路１３の
出力、すなわち排他的論理和ゲート１２の入力端１２ｂ
に加わえられる信号の値はしきい値ｖｔ、に達しない。
以上を゛まとめると、入力端子１１に正パルスが印加さ
れたとき、排他的論理和ゲート１−２の入力端１２ａ、
１２ｂＫ、よ”ｌ”ｊ”。、７、□゛□−。ア、ヵヵゆ
□、４には“ｌ１１が出力される。これを第３図（１）
の（ｅ）に示す。
れたとき、排他的論理和ゲート１−２の入力端１２ａ、
１２ｂＫ、よ”ｌ”ｊ”。、７、□゛□−。ア、ヵヵゆ
□、４には“ｌ１１が出力される。これを第３図（１）
の（ｅ）に示す。
次に、入力端子１１に第３図（１１）の（＆）のような
負パルスが印加された場合を考える。この場合には積分
−路１３の出力は第３図（１１）の（ｂ）Ｋ示すように
なり、しきい値Ｖｔ、以下にはならない、したがって、
排他的論理和ゲート１２の入力には“Ｏ”と＠１”が印
加されることになり、出力には＠１″が出る。
負パルスが印加された場合を考える。この場合には積分
−路１３の出力は第３図（１１）の（ｂ）Ｋ示すように
なり、しきい値Ｖｔ、以下にはならない、したがって、
排他的論理和ゲート１２の入力には“Ｏ”と＠１”が印
加されることになり、出力には＠１″が出る。
こりよ５Ｋして、入力端子１１に正パルス、負パルスの
いずれかが印加されても、出力には正パルスが得られる
。なお、常に負パルスが出るようにするＫは、インバー
タを入れて反転させればよ％Ｓ。
いずれかが印加されても、出力には正パルスが得られる
。なお、常に負パルスが出るようにするＫは、インバー
タを入れて反転させればよ％Ｓ。
第４図はこの発明の他の実施例を示すもので、１Ｓは一
ホールド回路、１６は微分回路、１７は単安定マルチバ
イブレータであり、その他は第２図と同じである。
ホールド回路、１６は微分回路、１７は単安定マルチバ
イブレータであり、その他は第２図と同じである。
次に動作について第５図の波形図を参照して説明する。
まず、入力端子１１に正パルスが第６図（１）の（ａ）
のように印加されたとすると、この正パルスは排他的論
理和ゲート１２の一方の入力端１２ａに加えられる。こ
れと同時゛に微分回路１６にも加えられるので、微分回
路１６からは第５図（１）の（ｅ ）に示す波形のパル
ス出力が出て、これにより単安定マルチバイブレータ１
１を駆動し、第５図１１）の（由に示すようなパルスを
発生し、これをホールド回路１５′に印加して、これを
非能動状態、つまり入力端子１１に正パルスが印加され
ていないとき記憶しておいた″０”の状態を保持させる
。したかって、非他的論理和ゲート１２には１１″と＠
０″が印加されることにより、出力端子１４に第５図（
１）の（、）に示す正パルスが得られる。そして、負の
微分パルスの発生時点から期間Ｔの間、ホールド回路１
５の作動状態を保持する。
のように印加されたとすると、この正パルスは排他的論
理和ゲート１２の一方の入力端１２ａに加えられる。こ
れと同時゛に微分回路１６にも加えられるので、微分回
路１６からは第５図（１）の（ｅ ）に示す波形のパル
ス出力が出て、これにより単安定マルチバイブレータ１
１を駆動し、第５図１１）の（由に示すようなパルスを
発生し、これをホールド回路１５′に印加して、これを
非能動状態、つまり入力端子１１に正パルスが印加され
ていないとき記憶しておいた″０”の状態を保持させる
。したかって、非他的論理和ゲート１２には１１″と＠
０″が印加されることにより、出力端子１４に第５図（
１）の（、）に示す正パルスが得られる。そして、負の
微分パルスの発生時点から期間Ｔの間、ホールド回路１
５の作動状態を保持する。
なお、ホールド回路１５としては、例えばコンデンサＣ
とスイッチＳとで構成し、常時はスイッチＳを閉成して
非能動状態における入力端子１１の信号レベルをコンデ
ンサＣに記憶させておき、単安定マルチバイブレータ１
Ｔの出力の期間、ス −イツチＳをオフとするように作
動させればよい。
とスイッチＳとで構成し、常時はスイッチＳを閉成して
非能動状態における入力端子１１の信号レベルをコンデ
ンサＣに記憶させておき、単安定マルチバイブレータ１
Ｔの出力の期間、ス −イツチＳをオフとするように作
動させればよい。
次に、入力端子１１に負パルスが加わった場合について
説明する。入力端子１１には第５図（１１）の（＆）に
示すような負パルスが印加される。負パルスが印加され
ないときの入力端子１１の信号レベルは′″１″である
からホールド回路１５は第５図（１１）の（ｂ）に示す
ようになる。そして、入力端子１１に負パル・スが加わ
ると微分回路１６から第５図（ＩＩ）の（ｅ）に示す出
力が出て、単安定マルチパイプレーク１１を駆動し、第
５図（１１）の（ｄ）に示すパルスを出力し、この期間
、ホールド回路１７の出力を＠１”に保つ。一方、入力
端子１１は負パルスの印加により１０″の信号レベルと
なるから、結局、排他的論理和ゲート１２の出力、すな
わち、出力端子１４には第５図（ＩＩ）の（・）の出力
が得られる。このよさにして、正パルス、負パルスのい
ずれの入力に対しても、第２図の実施例と同様に正パル
スの出力を得ることかできる。
説明する。入力端子１１には第５図（１１）の（＆）に
示すような負パルスが印加される。負パルスが印加され
ないときの入力端子１１の信号レベルは′″１″である
からホールド回路１５は第５図（１１）の（ｂ）に示す
ようになる。そして、入力端子１１に負パル・スが加わ
ると微分回路１６から第５図（ＩＩ）の（ｅ）に示す出
力が出て、単安定マルチパイプレーク１１を駆動し、第
５図（１１）の（ｄ）に示すパルスを出力し、この期間
、ホールド回路１７の出力を＠１”に保つ。一方、入力
端子１１は負パルスの印加により１０″の信号レベルと
なるから、結局、排他的論理和ゲート１２の出力、すな
わち、出力端子１４には第５図（ＩＩ）の（・）の出力
が得られる。このよさにして、正パルス、負パルスのい
ずれの入力に対しても、第２図の実施例と同様に正パル
スの出力を得ることかできる。
この実施例は第２図の実施例より正確に動作する。すな
わち、第２図の実施例では能動状態時間と非能動状態時
間の比が１に接近すると、時定数により積分回路１３０
レベルがしきい値レベルを上下し誤動作することがある
。しかし、第４図の実施例ではホールド回路１５でホー
ルドした値を用いるので、能動状態時間が非能動時間よ
り小さいという条件が満足されている限り正確に動作す
る。
わち、第２図の実施例では能動状態時間と非能動状態時
間の比が１に接近すると、時定数により積分回路１３０
レベルがしきい値レベルを上下し誤動作することがある
。しかし、第４図の実施例ではホールド回路１５でホー
ルドした値を用いるので、能動状態時間が非能動時間よ
り小さいという条件が満足されている限り正確に動作す
る。
なお、上記実施例は＠ＱＴＩ 、 １１３１″の２値
のパルスについて説明したが、１−】”、′″０′″、
＠ピの３値の場合にもこの発明を適用することができる
。その場合には ＩＩ□Ｎを中心として上下に不感帯域
を設け、＠−１″と１１”とを利用するようにすればよ
い。
のパルスについて説明したが、１−】”、′″０′″、
＠ピの３値の場合にもこの発明を適用することができる
。その場合には ＩＩ□Ｎを中心として上下に不感帯域
を設け、＠−１″と１１”とを利用するようにすればよ
い。
以上詳細に説明したように、この発明は排他的論理和ダ
ートを用い、その一方の入力端には直接人カバルスを印
加するよ５にし、また、他方の入力端には非能動時の入
力端子の信号レベルを記憶している記憶回路の出力を印
加するよ５Ｋしたので、正パルス、負パルスのいずれが
入力端子に加わっても、排他的論理和ゲートからは正パ
ルスが出力され、入力があったことを検知することがで
きる。したがって、対象とする機器が正論理、負論理の
いずれであっても、自動的に設定を行うことができ、操
作かきわめて簡易になるばかりでなく、設定ミスをなく
すことができる。
ートを用い、その一方の入力端には直接人カバルスを印
加するよ５にし、また、他方の入力端には非能動時の入
力端子の信号レベルを記憶している記憶回路の出力を印
加するよ５Ｋしたので、正パルス、負パルスのいずれが
入力端子に加わっても、排他的論理和ゲートからは正パ
ルスが出力され、入力があったことを検知することがで
きる。したがって、対象とする機器が正論理、負論理の
いずれであっても、自動的に設定を行うことができ、操
作かきわめて簡易になるばかりでなく、設定ミスをなく
すことができる。
また、記憶回路として積分回路を用いたものは、抵抗器
とコンデンサで簡単に構成できる。
とコンデンサで簡単に構成できる。
さらに、記憶回路として微分回路、単安定マルチバイブ
レータ、およびホールド回路を用いたものは、能動状態
時間が非能動時間より小さいという条件が満足される限
り正確に動作する利点がある。
レータ、およびホールド回路を用いたものは、能動状態
時間が非能動時間より小さいという条件が満足される限
り正確に動作する利点がある。
第１図は従来のパルス変換回路の一例を示す回路図、第
２図はこの発明の一実施例を示す構成図、第３図は第２
図の実施例の動作を説明するための波形図、第４図はこ
の発明の他の実施例を示す構′成図、第５図は第４図の
実施例の動作を説明するための波形図である。 図中、１１′は入力端子、１２は排他的論理和ゲート、
１２ｍ、１２ｂはその入力端、１３は積分回路、１４は
出力端子、１５はホールド回路、１６は微分回路、ＩＦ
は単安定マルチバイブレータである。 、−００Ｐ Ｏ −、Ｏυ 八 ０ −Ｉ−一一−Ｉ−ノ
２図はこの発明の一実施例を示す構成図、第３図は第２
図の実施例の動作を説明するための波形図、第４図はこ
の発明の他の実施例を示す構′成図、第５図は第４図の
実施例の動作を説明するための波形図である。 図中、１１′は入力端子、１２は排他的論理和ゲート、
１２ｍ、１２ｂはその入力端、１３は積分回路、１４は
出力端子、１５はホールド回路、１６は微分回路、ＩＦ
は単安定マルチバイブレータである。 、−００Ｐ Ｏ −、Ｏυ 八 ０ −Ｉ−一一−Ｉ−ノ
Claims (1)
- 【特許請求の範囲】 （］）正パルスまたは負パルスが印加される入力端子と
、一方の入力端が前記入力端子に接続された排他的論理
和ゲートと、前記入力端子と前記排他的論理和ゲートの
他方の入力端本の間に設けられ非能動時の前記入力端子
の信号レベルを記憶する記憶回路とからなることを特徴
とするパルス変換回路。 （２）記憶回路は、積分回路であることを特徴とする特
許請求の範囲第（１）項記載のパルス変換回路。 （３）記憶呻路は、入力端子に印加されるパルスによっ
て作動せしめられる微分回路と、この微分回路により駆
動される単安定マルチづイブレータと、この単安定マル
チバイブレータの出力の期間だけ前記入力端子の非能動
状態の信号レベルを保持するホールド回路とで構成され
たことを特徴とする特許請求の範囲第（１）項記載のパ
ルス変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10055381A JPS583418A (ja) | 1981-06-30 | 1981-06-30 | パルス変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10055381A JPS583418A (ja) | 1981-06-30 | 1981-06-30 | パルス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583418A true JPS583418A (ja) | 1983-01-10 |
| JPH0129092B2 JPH0129092B2 (ja) | 1989-06-07 |
Family
ID=14277126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10055381A Granted JPS583418A (ja) | 1981-06-30 | 1981-06-30 | パルス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860311A (en) * | 1987-05-01 | 1989-08-22 | Cpt Corporation | Method and apparatus for automatically converting input pulse train signals to output signals of desired polarity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574619A (en) * | 1980-06-11 | 1982-01-11 | Mitsubishi Electric Corp | Polarity fixing circuit of pulse signal |
-
1981
- 1981-06-30 JP JP10055381A patent/JPS583418A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574619A (en) * | 1980-06-11 | 1982-01-11 | Mitsubishi Electric Corp | Polarity fixing circuit of pulse signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860311A (en) * | 1987-05-01 | 1989-08-22 | Cpt Corporation | Method and apparatus for automatically converting input pulse train signals to output signals of desired polarity |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129092B2 (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082998A (en) | Dual slope integration circuit | |
| JPH04248475A (ja) | リモコン信号の波形幅の測定回路 | |
| US4198579A (en) | Input circuit for portable electronic devices | |
| US3553491A (en) | Circuit for sensing binary signals from a high-speed memory device | |
| JPH0119301B2 (ja) | ||
| JPH0129092B2 (ja) | ||
| JPH0633617Y2 (ja) | 開閉接点のチヤタリング防止回路 | |
| JPH0431771A (ja) | ピーク検出器 | |
| SU1636801A1 (ru) | Устройство дл измерени длительности импульсов | |
| JPS6339648Y2 (ja) | ||
| SU1374282A1 (ru) | Аналоговое запоминающее устройство | |
| JPH0229535Y2 (ja) | ||
| SU1104652A1 (ru) | Устройство автоматической регулировки усилени | |
| JP2786182B2 (ja) | 周期性パルス検出回路 | |
| JP2582770B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPS6156810B2 (ja) | ||
| JPH0252224B2 (ja) | ||
| SU1251031A1 (ru) | Устройство дл управлени позиционированием | |
| JPS6118657U (ja) | アナログ信号瞬断発生回路 | |
| JPS646000Y2 (ja) | ||
| JPH0330198A (ja) | サンプルホールド回路 | |
| JPS63100382A (ja) | 断線検出方法 | |
| JPS58125137A (ja) | アナログ出力装置 | |
| JPS6132848B2 (ja) | ||
| JPH0320837B2 (ja) |