JPS583421B2 - 電源制御用スイツチング回路 - Google Patents
電源制御用スイツチング回路Info
- Publication number
- JPS583421B2 JPS583421B2 JP53083305A JP8330578A JPS583421B2 JP S583421 B2 JPS583421 B2 JP S583421B2 JP 53083305 A JP53083305 A JP 53083305A JP 8330578 A JP8330578 A JP 8330578A JP S583421 B2 JPS583421 B2 JP S583421B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control signal
- signal input
- input terminal
- instantaneous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明はスイッチングトランジスタあるいはスイッチ
ングリレーを備え接地信号により直流電源の接続、遮断
を制御する電源制御用スイツチング回路に関するもので
ある。
ングリレーを備え接地信号により直流電源の接続、遮断
を制御する電源制御用スイツチング回路に関するもので
ある。
第１図及び第２図はそれぞれ従来のこの種電源制御用ス
イッチング回路の一例を示す回路図であり、第１図にお
いてＡは電源入力端子、Ｂは制御信号入力端子、ＴＲ，
はスイッチングトランジスタ、ＴＲ２はスイッチングト
ランジスタＴＲ，を駆動するためのトランジスタ、Ｒ１
，Ｒ２，Ｒ３はバイアス抵抗であり、第２図においてＡ
，Ｂは第１図と同一部分を示し、Ｋ１はスイッチングリ
レー、ｋ１はスイッチングリレーＫ１の接点である。
イッチング回路の一例を示す回路図であり、第１図にお
いてＡは電源入力端子、Ｂは制御信号入力端子、ＴＲ，
はスイッチングトランジスタ、ＴＲ２はスイッチングト
ランジスタＴＲ，を駆動するためのトランジスタ、Ｒ１
，Ｒ２，Ｒ３はバイアス抵抗であり、第２図においてＡ
，Ｂは第１図と同一部分を示し、Ｋ１はスイッチングリ
レー、ｋ１はスイッチングリレーＫ１の接点である。
次に動作について説明する。
第１図において電源入力端子Ａは直流電源に接続されて
いる。
いる。
制御信号入力端子Ｂに信号が入力されない状態において
はＴＲ２のベース電圧とエミッタ電圧は同電位であるた
めＴＲ２は非導通状態である。
はＴＲ２のベース電圧とエミッタ電圧は同電位であるた
めＴＲ２は非導通状態である。
従ってＴＲ１も非導通状態である。
いま、制御信号入力端子Ｂを接地するとＴＲ２及びＴＲ
１が導通状態となり、負荷に直流電源が供給される。
１が導通状態となり、負荷に直流電源が供給される。
第２図においても同様に制御信号入力端子Ｂを接地して
いる間のみＫ１が動作して負荷に直流電源が供給される
。
いる間のみＫ１が動作して負荷に直流電源が供給される
。
上記のとおり従来のこの種回路においては、制御信号は
連続信号であることが必要であり、信号入力時のみ負荷
に電源が供給されるものであった。
連続信号であることが必要であり、信号入力時のみ負荷
に電源が供給されるものであった。
従って「電源接続」及び「電源遮断」を瞬時信号により
制御するためには、外部に別個の制御回路を設ける必要
があった。
制御するためには、外部に別個の制御回路を設ける必要
があった。
この発明は上記のような従来の回路の短所に鑑みてなさ
れたもので、瞬時信号により直流電源の接続、遮断を制
御し得るとともに連続信号によっても制御可能な電源制
御用スイッチング回路を提供することを目的とするもの
である。
れたもので、瞬時信号により直流電源の接続、遮断を制
御し得るとともに連続信号によっても制御可能な電源制
御用スイッチング回路を提供することを目的とするもの
である。
第３図はこの発明の一実施例を示す回路図であり、第３
図においてＡ，ＴＲ１ ，ＴＲ２，Ｒ１ ，Ｒ２，Ｒ３
は第１図に示す同一符号と同一部分を示し、Ｂ１は電源
接続瞬時制御信号入力端子、Ｂ２は連続制御信号入力端
子、Ｂ３は電源遮断瞬時制御信号入力端子、ＴＲ３は電
源接続瞬時制御信号入力端子Ｂ１と接地との間に接続さ
れたスイッチングトランジスタ、ＤＺ１はツエナダイオ
ード、Ｒ４，Ｒ５は抵抗、Ｃ１はコンデンサ、Ｄ１，Ｄ
２はダイオードである。
図においてＡ，ＴＲ１ ，ＴＲ２，Ｒ１ ，Ｒ２，Ｒ３
は第１図に示す同一符号と同一部分を示し、Ｂ１は電源
接続瞬時制御信号入力端子、Ｂ２は連続制御信号入力端
子、Ｂ３は電源遮断瞬時制御信号入力端子、ＴＲ３は電
源接続瞬時制御信号入力端子Ｂ１と接地との間に接続さ
れたスイッチングトランジスタ、ＤＺ１はツエナダイオ
ード、Ｒ４，Ｒ５は抵抗、Ｃ１はコンデンサ、Ｄ１，Ｄ
２はダイオードである。
また抵抗Ｒ３とトランジスタＴＲ３のコレクタとの接続
点は第１図の端子Ｂに相当し被制御点と称することにす
る。
点は第１図の端子Ｂに相当し被制御点と称することにす
る。
コンデンサＣ１と抵抗Ｒ５は遅延用コンデンサと放電用
抵抗であり、電源接続瞬時制御信号入力端子Ｂ１への瞬
時制御信号が無くなったときＴＲ３が導通状態となるよ
うにＴＲ３のベース電極に電圧を与え被制御点を接地す
るものである。
抵抗であり、電源接続瞬時制御信号入力端子Ｂ１への瞬
時制御信号が無くなったときＴＲ３が導通状態となるよ
うにＴＲ３のベース電極に電圧を与え被制御点を接地す
るものである。
連続制御信号入力端子Ｂ２と電源接続瞬時制御信号入力
端子Ｂ１及び電源遮断脳時制御信号入力端子Ｂ３との間
に連続制御信号入力端子Ｂ２側よりの電流の流れを阻止
す方向にそれぞれダイオードＤ１及びＤ２が接続されて
おり、従って電源接続瞬時制御信号入力端子Ｂ１と電源
遮断瞬時制御信号入力端子Ｂ３とは回路上は隔離されて
いる。
端子Ｂ１及び電源遮断脳時制御信号入力端子Ｂ３との間
に連続制御信号入力端子Ｂ２側よりの電流の流れを阻止
す方向にそれぞれダイオードＤ１及びＤ２が接続されて
おり、従って電源接続瞬時制御信号入力端子Ｂ１と電源
遮断瞬時制御信号入力端子Ｂ３とは回路上は隔離されて
いる。
次に回路の動作について説明する。
電源入力端子Ａは直流電源に接続されている。
電源接続瞬時制御信号入力端子Ｂ１に瞬時接地信号が入
力されると、ＴＲ１，ＴＲ２が導通状態となり負荷に直
流電源が供給される。
力されると、ＴＲ１，ＴＲ２が導通状態となり負荷に直
流電源が供給される。
ＴＲ１の導通状態が抵抗Ｒ４、コンデンサＣ１により決
まる時間以上継続すると端子Ｂ１の瞬時接地信号が無く
なったときＴＲ３が導通状態となり、被制御点はＴＲ３
を経て接地されＴＲ１，ＴＲ２，の導通状態はそのまま
継続される。
まる時間以上継続すると端子Ｂ１の瞬時接地信号が無く
なったときＴＲ３が導通状態となり、被制御点はＴＲ３
を経て接地されＴＲ１，ＴＲ２，の導通状態はそのまま
継続される。
このＴＲ１，ＴＲ２，の導通状態は電源遮断瞬時制御信
号入力端子Ｂ３に接地信号が入力されるまで継続される
。
号入力端子Ｂ３に接地信号が入力されるまで継続される
。
いま、電源遮断瞬時制御信号入力端子Ｂ３に接地信号が
入力されるとＴＲ３は非導通状態となり、従ってＴＲ２
，ＴＲ１も非導通状態となり初期の状態すなわち負荷に
直流電源が供給されない状態にもどる。
入力されるとＴＲ３は非導通状態となり、従ってＴＲ２
，ＴＲ１も非導通状態となり初期の状態すなわち負荷に
直流電源が供給されない状態にもどる。
以上の動作において、端子Ｂ，に入力する瞬時接地信号
の必要時間長は主にツエナダイオードＤＺ１、抵抗Ｒ４
、コンデンサＣ１により決定され、端子Ｂ３に入力する
瞬時接地信号の必要時間長はコンデンサＣ１の放電時間
とツエナダイオードＤＺｔにより決定される。
の必要時間長は主にツエナダイオードＤＺ１、抵抗Ｒ４
、コンデンサＣ１により決定され、端子Ｂ３に入力する
瞬時接地信号の必要時間長はコンデンサＣ１の放電時間
とツエナダイオードＤＺｔにより決定される。
連続制御信号入力端子Ｂ２に接地信号が入力されるとＴ
Ｒ１，ＴＲ２が導通状態となる。
Ｒ１，ＴＲ２が導通状態となる。
一方、コンデンサＣ１はダイオードＤ２を介して接地さ
れるのでＴＲ３は非導通状態のままで、接地信号が無く
なってもＴＲ３の非導通状態は継続されたままであり、
このときはＴＲ２，ＴＲ１，が非導通状態となる。
れるのでＴＲ３は非導通状態のままで、接地信号が無く
なってもＴＲ３の非導通状態は継続されたままであり、
このときはＴＲ２，ＴＲ１，が非導通状態となる。
従って負荷側には接地信号入力時のみ直流電源が供給さ
れることとなる。
れることとなる。
第４図はこの発明の他の実施例を示る回路図であり、図
においてＫ１はスイッチングリレー、ＴＲ１１，ＴＲ２
２２はトランジスタ、Ｒ１１ ， Ｒ２２，Ｒ３３はバ
イアス抵抗、其の他第３図に示す符号と同一符号は同一
部分を示す。
においてＫ１はスイッチングリレー、ＴＲ１１，ＴＲ２
２２はトランジスタ、Ｒ１１ ， Ｒ２２，Ｒ３３はバ
イアス抵抗、其の他第３図に示す符号と同一符号は同一
部分を示す。
この実施例はスイッチング素子としてリレーを用いた例
である。
である。
第５図はこの発明の更に他の実施例を示す回路図であり
、ＤＺ２はツエナダイオード、Ｃ２はコンデンサ、Ｒ７
は抵抗、其の他第３図に示す符号と同一符号は同一部分
を示す。
、ＤＺ２はツエナダイオード、Ｃ２はコンデンサ、Ｒ７
は抵抗、其の他第３図に示す符号と同一符号は同一部分
を示す。
この実施例は出力電圧を任意の値に定電圧化する回路を
備えた例である。
備えた例である。
以上説明のとおり、この発明によれば簡単な回路を備え
ることによって連続制御信号ならびに瞬時制御信号によ
って直流電源の接続、遮断を制御し得るスイッチング回
路を得ることができるという効果がある。
ることによって連続制御信号ならびに瞬時制御信号によ
って直流電源の接続、遮断を制御し得るスイッチング回
路を得ることができるという効果がある。
第１図及び第２図はそれぞれ従来のこの種電源制御用ス
イッチング回路の一例を示す回路図、第３図はこの発明
の一実施例を示す回路図、第４図はこの発明の他の実施
例を示す回路図、第５図はこの発明の更に他の実施例を
示す回路図である。 図において、Ａは電源入力端子、Ｂ１は電源接続瞬時信
号入力端子、Ｂ２は連続制御信号入力端子、Ｂ３は電源
遮断瞬時制御信号入力端子、Ｋ１はスイッチングリレー
、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ１１，ＴＲ２２はトラ
ンジスタ、ＤＺＩ ｒ ＤＺ２はツエナダイオード、Ｄ
， ， Ｄ２はダイオード、Ｃ１，Ｃ２はコンデンサ、
Ｒ， ？ Ｒ２， Ｒ３ｔ Ｒ４， Ｒ５， Ｒ６，
Ｒ７，Ｒ１ｌ Ｒ２２ 、 Ｒ３３は抵抗である。 なお図中同一符号は同一又は相当部分を示すものとする
。
イッチング回路の一例を示す回路図、第３図はこの発明
の一実施例を示す回路図、第４図はこの発明の他の実施
例を示す回路図、第５図はこの発明の更に他の実施例を
示す回路図である。 図において、Ａは電源入力端子、Ｂ１は電源接続瞬時信
号入力端子、Ｂ２は連続制御信号入力端子、Ｂ３は電源
遮断瞬時制御信号入力端子、Ｋ１はスイッチングリレー
、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ１１，ＴＲ２２はトラ
ンジスタ、ＤＺＩ ｒ ＤＺ２はツエナダイオード、Ｄ
， ， Ｄ２はダイオード、Ｃ１，Ｃ２はコンデンサ、
Ｒ， ？ Ｒ２， Ｒ３ｔ Ｒ４， Ｒ５， Ｒ６，
Ｒ７，Ｒ１ｌ Ｒ２２ 、 Ｒ３３は抵抗である。 なお図中同一符号は同一又は相当部分を示すものとする
。
Claims (1)
- １ 被制御点を接地することによって直流電源を負荷に
接続し上記被制御点を接地から開放することによって−
ヒ記直流電源を上記負荷から遮断する電源制御用スイッ
チング回路において、上記被制御点と接地との間に接続
されるトランジスタ、上記負荷に並列に接続される抵抗
と時定数回路との直列接続、この抵抗と時定数回路の接
続点の電圧が所定値以上となったときこの電圧を上記ト
ランジスタのベースに加えるよう接続されるツエナダイ
オード、上記抵抗と時定数回路の接続点に接続される電
源断瞬時制御信号入力端子、上記被制御点に接続される
電源接続瞬時制御信号入力端子、この電源接続瞬時制御
信号入力端子から順方向の電流を流す極性のダイオード
を介しかつ上記電源遮断瞬時制御信号入力端子から順方
向の電流を流す極性のダイオードを介して接続される連
続制御信号入力端子を備えたことを特徴とする電源制御
用スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53083305A JPS583421B2 (ja) | 1978-07-07 | 1978-07-07 | 電源制御用スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53083305A JPS583421B2 (ja) | 1978-07-07 | 1978-07-07 | 電源制御用スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5510268A JPS5510268A (en) | 1980-01-24 |
| JPS583421B2 true JPS583421B2 (ja) | 1983-01-21 |
Family
ID=13798693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53083305A Expired JPS583421B2 (ja) | 1978-07-07 | 1978-07-07 | 電源制御用スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583421B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114617U (ja) * | 1983-01-20 | 1984-08-02 | 日本電気株式会社 | 電力増幅回路 |
| JPH0722206B2 (ja) * | 1984-04-12 | 1995-03-08 | ミナトエレクトロニクス株式会社 | 発光ダイオードのパルス駆動回路 |
-
1978
- 1978-07-07 JP JP53083305A patent/JPS583421B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5510268A (en) | 1980-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2692355B2 (ja) | スイッチング電源装置 | |
| US3115610A (en) | Transistor relaxation oscillator fence charger | |
| JPS583421B2 (ja) | 電源制御用スイツチング回路 | |
| US3437912A (en) | Constant potential power supply | |
| US4258276A (en) | Switching circuit for connecting an AC source to a load | |
| US3084265A (en) | Threshold trigger having regenerative feedback but maintaining conduction only during presence of input signal | |
| JPS5882320A (ja) | 切換自在の平滑フィルタ手段を具えている回路 | |
| JPS5840415B2 (ja) | カヘンインピ−ダンスニ レンゾクテキニ キヨウキユウスルデンリユウオ セイゲンスルソウチ | |
| JPH0322831Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS597765Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPH0413696Y2 (ja) | ||
| JPH0229441Y2 (ja) | ||
| JPH063451Y2 (ja) | 電流供給回路 | |
| JPH0247134B2 (ja) | Koryu2senshikimusetsutensuitsuchi | |
| JPH0318269A (ja) | プリチヤージ回路 | |
| JPS5832355Y2 (ja) | 遅延機能を有するリレ−駆動回路 | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JPH0316644B2 (ja) | ||
| KR960007922Y1 (ko) | 충전전지를 이용한 보조전원회로 | |
| JPH0516725Y2 (ja) | ||
| JPS6125324Y2 (ja) | ||
| JPH0542482Y2 (ja) | ||
| JPS6416133U (ja) | ||
| JPH0553085B2 (ja) |