JPS5834500Y2 - スイツチング回路 - Google Patents

Description

【考案の詳細な説明】 本考案はスイッチングレギュレータに適用して好適なス
イッチング回路に関し、特にその駆動回路の電源電圧の
立上り時における半導体スイッチング素子の破壊を確実
に防止せんとするものである。

先ず、以下に第１図を参照して従来における斯種スイッ
チング回路としてのスイッチングレギュレータの一例に
ついて説明しよう。

１は例えば１５Ｖの電源端子であり、２は全体として半
導体スイッチング素子にスイッチング信号を供給する発
振回路である。

この発振回路２はアステープルマルチバイプレータ構成
の発振器で、増巾用トランジスタ１０．１１及び制御用
トランジスタ１２等で構成されている。

３はトランジスタ８．９等より構成される駆動回路、４
は例えばＧＣ８（ゲート・コンドロールド・スイ′ツチ
）である半導体スイッチング素子、５は出カドランスで
ある。

発振回路２の出力端子２ｂは直列接続された抵抗器１３
、。

１４を介して接地され、その接続中点は駆動回路３のト
ランジスタ８．９の励振用トランジスタ７０ベースに接
続され、そのコレクタは抵抗器１５を介して電源端子１
に接続されると共に半導体スイッチング素子４の相補接
続された駆動用トランジスタ８．９のベースに接続され
る。

トランジスタ８のコレクタは抵抗器１６を介して電源端
子１に接続され、その工□ツタは他方のトランジスタ９
のエミッタに接続されると共に抵抗器１７、コンデンサ
１８の並列回路を介して半導体スイッチング素子４のゲ
ートに接続される。

トランジスタ９のコレクタは接地される。

更に、半導体スイッチング素子４のアノードは出カドラ
ンス５の一次巻線１９及びこれと並列接続されたサージ
電圧吸収用コンデンサ２０を介して例えば２４０〜３９
０Ｖ程度の非安定の直流電圧が供給される電源端子２１
に接続される。

半導体スイッチング素子４のカソードは過電流検出用抵
抗器２２を介して接地されると共に抵抗器２３、端子２
ｆを介して制御用トランジスタ１２のゲートに接続され
る。

又、出カドランス５の二次巻線２４の一端は整流用ダイ
オード２５のアノードに接続され、そのカソードは抵抗
器２７及びコンデンサ２８の並列回路−可変抵抗器（ポ
テンショメータ）３〇−抵抗器３１の直列回路を介して
接地される。

可変抵抗器３０の可動中間端子は発振器２の電圧供給用
トランジスフ３２０ベースに接続され、そのエミッタは
発振器２の電圧端子２ｄに接続され、そのコレクタは他
の電圧端子２ｅに接続される。

次に、上述した従来のスイッチング回路の動作について
説明しよう。

先ず、端子１には発振器２及び駆動回路３に供給される
例えば＋１５Ｖの直流電圧が供給され、抵抗器１５を介
してトランジスタ８０ベースに正電圧が印加され、トラ
ンジスタ８はオンとなる。

これにより直流電圧が抵抗器１６、トランジスタ８、抵
抗器１７を介して半導体スイッチング素子４のゲートに
供給され、半導体スイッチング素子４が起動される。

発振器２で例えば周波数が２０ｋＨｚの方形波を発生す
る。

端子２ｂに得られた発振器２の出力信号は励振用トラン
ジスタ７に供給され、その出力信号によって駆動用トラ
ンジスタ８．９は交互にオン、オフされる。

そして半導体スイッチング素子４はトランジスタ８．９
によって駆動され、スイッチング動作を行なう。

出カドランス５の二次巻線２４に得られたパルス信号は
ダイオード２５で整流されて出力端子３３に導かれると
共に、その一部は抵抗器２７、コンデンサ２８の並列回
路、可変抵抗器３０を介してトランジスタ３２０ベース
に供給される。

そして、トランジスタ３２によって発振器２のトランジ
スタ１０．１１のベースに供給される電圧が調整されて
、その発振周波数が制御される。

又、出力端子３３に接続される負荷が短絡した場合には
半導体スイッチング素子４に過大電流が流れるが、抵抗
器２２でその検出電圧が検出されて抵抗器２３を介して
制御用トランジスタ１２０ベースに供給される。

これにより、トランジスタ１２がオンとなり、励振用ト
ランジスタ７がオンとなってトランジスタ９がオンとさ
れる。

そして、トランジスタ８０オン期間に充電されていたコ
ンデンサ１８の電圧はトランジスタ９を通して接地に放
電され、これにより半導体スイッチング素子４はターン
オフされる。

上述した回路において端子１に供給される電源電圧（例
えば１５Ｖ）を徐々に上昇させてゆくと、その電圧が低
い間はトランジスタ７がオンとならず、そのコレクタ電
圧は上昇し、トランジスタ８゜９のベース電圧が上昇し
、これに伴ってそのエミッタ電圧も上昇する。

これにより、発振回路２に無関係に半導体スイッチング
素子４がオンする場合がある。

そしてこのとき過電流検出用抵抗器２２に発生した電圧
によりトランジスタ１２．７及び９を制御して半導体ス
イッチング素子４をオフさせようとしても、発振回路２
の駆動電圧が低いためトランジスタ７がオンとならず半
導体スイッチング素子４はオンのままとなり破壊されて
しまう。

斯かる点に鑑み、本考案は簡単な回路構成により上述の
欠点を除去したスイッチング回路を提供せんとするもの
である。

以下に第２図を参照して本考案の一実施例を詳細に説明
しよう。

尚、第２図に於いて第１図に対応する部分には同一の参
照符号を付しその重複説明を省略する。

本考案スイッチング回路においては、半導体スイッチン
グ素子の駆動回路の制御電流の通路に定電圧素子を挿入
している。

即ち、第２図に示す回路においては、半導体スイッチン
グ素子４の駆動用トランジスタ８．９のベースに接続さ
れた抵抗器１５を定電圧素子としての直列接続されたダ
イオード３４．３５．３６を介して電源端子１に接続す
るようにしている。

このように構成することにより、トランジスタ７０ベー
ス・エミッタ間電圧なＶＢＥ７、抵抗器１３゜１４の抵
抗値をＲ□３− Ｒ１４、）ランジスタ１０のコレクタ
に接続された抵抗器４０の抵抗値をＲ４０とすれば、電
源端子１における駆動電源電圧がトランジスタ７のオン
となる電圧、即ち （例えば１．５Ｖ程度） 以上となるまでトランジスタ８．９に電流を流さないよ
うにして半導体スイッチング素子４を保護している。

この場合、定電圧素子としてのダイオ−）”３４．３５
．３６の電圧降下ヲ夫々Ｖｆ３４−ｖｆ３５ 、 ｖｆ
３６とすると電源端子１における駆動電源電圧がｖ、３
４＋ｖｆ３５＋ｖｆ３６以上ニナルト、トランジスタ８
はオンとされ、半導体スイッチング素子４のゲートにタ
ーンオン電流が供給されるようになる。

本考案スイッチング回路は更に第３図のように構成する
こともできる。

以下に第３図を参照して本考案スイッチング回路の他の
実施例について説明しよう。

尚、第３図において第１図と対応する部分には同一の符
号を付して説明する。

この実施例においては、半導体スイッチング素子の駆動
回路のターンオンゲート電流の通路に定電圧素子を挿入
している。

即ち、この回路においては電源端子１はトランジスタ３
７のエミッタに接続され、そのベースは他の端子２ｂに
接続さ札そのコレクタは抵抗器３８を介してトランジス
タ９０ベースに接続される。

トランジスタ９の工□ツタは半導体スイッチング素子４
の負バイアス源として例えば−１０Ｖの負電圧の供給さ
れる端子５０に接続されると共に抵抗器４１を介してそ
のベースに接続される。

トランジスタ９のコレクタは抵抗器４２．４３、定電圧
素子としての直列接続されたダイオード４４．４５、抵
抗器４６を介して電源端子１に接続される。

又、抵抗器４３には並列にコンデンサ４７が接続され、
抵抗器４２と４３との接続中点は半導体スイッチング素
子４のゲートに接続される。

半導体スイッチング素子４のアノードは出カドランス５
の一次巻線１９及びこれと並列に接続されたサージ電圧
吸収用コンデンサ２０を介して例えば２４０〜３９０ｖ
程度の非安定の直流電圧が供給される端子２１に接続さ
れる。

半導体スイッチング素子４０カンードは過電流検出用抵
抗器２２を介して接地されると共に抵抗器２３、端子２
ｆを介して発振器２０制御用トランジスタ１２０ベース
に接続される。

又、出カドランス５の二次巻線２４の一端は整流用ダイ
オード２５のアノードに接続され、そのカソードは出力
端子３３に接続されると共に抵抗器２７、コンデンサ２
８の並列回路、抵抗器３０．３１を介して接地される。

ダイオード２５のカソードはコンデンサ２６を介して接
地され、巻線２４の他端も接地される。

この回路においては半導体スイッチング素子４の駆動用
トランジスタとしてトランジスタ９を設け、その励振用
トランジスタとしてトランジスタ３７を設けている。

そして、この場合にはダイオード４４．４５の電圧降下
ヲ夫々Ｖｆ４４− Ｖｆ４５とすれば発振器２の端子２
ｃにおける駆動電源電圧がｖｆ４４ ＋Ｖｆ４５以上に
なった時に半導体スイッチング素子４のゲートにターン
オン電流が供給されるようになる。

斯くして、本考案スイッチング回路は半導体スイッチン
グ素子の駆動回路の制御電流の通路又は駆動回路のター
ンオンゲート電流の通路に定電圧素子として例えばダイ
オードを挿入して、定電圧素子の順方向電圧降下を利用
して、半導体スイッチング素子の駆動回路の電源電圧が
所定電圧以上になった時に半導体スイッチング素子のゲ
ートにターンオン電流を流すようにして成るので、半導
体スイッチング素子が破壊されるのを防止して、これを
確実に保護することができ、その使用上の安全性を向上
させることができる。

【図面の簡単な説明】

第１図は従来のスイッチング回路の一例の回路図、第２
図は本考案スイッチング回路〇一実施例の回路図、第３
図は本考案スイッチング回路の他の実施例の回路図であ
る。 １は電源端子、２は発振回路、３は駆動回路、４は半導
体スイッチング素子、７．８．９及び３７はトランジス
タ、１６及び４６は抵抗器、３４゜３５．３６及び４４
．４５は定電圧素子である。

Claims (1)

【実用新案登録請求の範囲】
1. 負荷と直列に接続したゲートコンドロールドスイッチと
   、該ゲートコンドロールドスイッチのゲートにターンオ
   ン及びターンオフ信号を供給する駆動用トランジスタと
   、該駆動用トランジスタのベースに発振回路からの信号
   を増幅して供給する励振用トランジスタと、上ｇＢ駆動
   用トランジスタ電流を供給するインピーダンス手段とを
   有するスイッチング回路に於いて、上記枢架用トランジ
   スタのベースと電源端子との電流の通路又は上記インピ
   ーダンス手段と直列に定電圧素子を挿入し、該定電圧素
   子により電源電圧の投入時、上記励振用トランジスタの
   動作電圧が所定電圧以上になった時に上記ゲートコンド
   ロールドスイッチのゲートにターンオン信号を供給する
   ようにして成るスイッチング回路。