JPS5834982B2 - クロツクドライバ−回路 - Google Patents

Description

【発明の詳細な説明】 本発明はクロックドライバー回路に関し、特に絶縁ゲー
ト型電界効果トランジスタよりなるトランスファーゲー
ト等のスイッチ素子を駆動する相補クロック信号を発生
するクロックドライバー回路に関する。

従来のクロックドライバー回路は、第１図に示す如く、
クロック入力信号５の位相を反転する反転回路１（以下
インバータと称す）とその出力６の位相を更に反転する
インバータ２とを含んでなり、インバータ１，２の各出
力６，７をそれぞれ相補クロック信号とし、これ等を次
段回路のトランスファーゲート等のスイッチ素子に伝達
する。

かへる回路構成では、入力信号５に対して出力６．７の
伝搬遅延時間及び立上り、立下り時間を等しくすること
ができないため、この出力６，７で駆動されるスイッチ
素子のスイッチング時間は伝搬遅延時間の遅い出力の位
相で決定されることになる。

更にはインバータ１，２の出力側の負荷変動により、そ
の出力６，７の伝搬遅延時間が影響される欠点もある。

本発明の目的は、相補出力信号間において、遅延時間及
び立上り、立下り時間の等しいクロックドライバー回路
を提供することがある。

本発明のクロックドライバー回路は、入力クロック信号
の位相を反転する反転手段と、入力クロック信号と同相
出力を発生する非反転手段とを含んでおり、反転手段と
非反転手段の出力をそれぞれ相補クロック信号とし、こ
れ等相補クロック信号間の遅延時間及び立上り、立下り
時間を等しくしたことを特徴とする。

以下本発明を図面を用いて説明する。

第２図は本発明の詳細な説明する図であり、入力信号５
を入力とするインパーク１と、トランスファゲートより
成る非反転回路４とを含んでいる。

これ等インパーク１とトランスファーゲート部４との出
力６，７をそれぞれ入力信号５に対する相補出力信号と
し、次段のスイッチ素子を制御、駆動する。

こＸで出力６，７の負荷が共に等しいとすれば、インパ
ーク１を構成する絶縁ゲート型電界効果トランジスタ（
以下ＭＯ８）ランジスタとする）及びトランスファーゲ
ート４を構成するＭＯＳ）ランジスクのチャンネル長及
びチャンネル巾等のディメンジョンを適当に設定するこ
とにより、入力信号５に対して、出力６，７の伝搬遅延
時間や仕上り、立下り時間を等しくすることができる。

第３図は本発明の１実施例を示す図で、第２図に示す回
路のインパーク１とトランスファゲート４の各出力にそ
れぞれインパーク２，３を縦続接続し、インパーク２，
３の各出力から入力信号に対し相補出力６．７を得るも
のである、か＼る回路構成においてインバータ１，２の
縦続接続回路を非反転手段とし、トランスファゲートと
インバータ３の縦続接続回路を反転手段とすることがで
きる。

第３図において、各インバータ２，３の出力負荷が共に
等しい場合、インパーク２，３のＭＯＳトランジスタの
ディメンジョンを等しくし、かつインパーク１のＭＯＳ
）ランジスタとトランスファゲートのディメンジョンを
適当に選定することにより入力信号に刻して出力６，７
の伝搬時間、立上り、立下り等を等しくすることができ
る。

更に、インパーク２，３のチャンネル長及びチャンネル
巾が等しいために、負荷変動に対し、出力６，７の伝搬
時間差は等しくできる。

以上本発明によれば、相補クロック出力信号の遅延時間
、立上り及び立下りを等しくできるので、相補クロック
出力で制御されるトランスファゲート等のスイッチ素子
のスイッチング時間を高速化できることになる。

【図面の簡単な説明】

第１図は従来のクロックドライバー回路の例ヲ示す図、
第２図は本発明の原理を示す図、第３図は本発明の実施
例を示す図である。 図において、１〜３はインバータ、４はトランスファゲ
ート、５は入力信号、６，１は相補出力信号を示す。

Claims (1)

【特許請求の範囲】
1. １ 電界効果トランジスタによって構成された回路にお
   いて、入力クロック信号を受けその反転信号を出力する
   第１の反転回路と、該入力クロック信号を受けそれの同
   相信号を発生するトランスファーゲート回路と、上記第
   １の反転回路に縦続接続された第２の反転回路と、上記
   トランスファーゲート回路に縦続接続された第３の反転
   回路とを有し、上記第２′ｊ６よび第３の反転回路から
   実質的に時間差のない相補クロック信号を得ることを特
   徴とするクロックドライバー回路。