JPS5835647A - マイクロコンピユ−タの評価装置 - Google Patents
マイクロコンピユ−タの評価装置Info
- Publication number
- JPS5835647A JPS5835647A JP56135278A JP13527881A JPS5835647A JP S5835647 A JPS5835647 A JP S5835647A JP 56135278 A JP56135278 A JP 56135278A JP 13527881 A JP13527881 A JP 13527881A JP S5835647 A JPS5835647 A JP S5835647A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- working area
- contents
- program
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコ／ピエータ評価装置、特に１つの命
令体系及びアーキテクチャ−の下に、それぞれのサブセ
ットで構成される複数の機種を有するマイクロコンピュ
ータファミリーの夫々の機種をすべて評価できるマイク
ロコンピュータ評価装置に関する。
令体系及びアーキテクチャ−の下に、それぞれのサブセ
ットで構成される複数の機種を有するマイクロコンピュ
ータファミリーの夫々の機種をすべて評価できるマイク
ロコンピュータ評価装置に関する。
近年、半導体技術の進歩により、安価なマイクロコンピ
ータを大量に入手できる様になシ、その種類も促米通り
のメモリ外付のいわゆるマルチ・チップ・マイクロコン
ピュータから、メモリをも内蔵した１チツプ・マイクロ
コンピータへト多様化している。通常１チツプ・マイク
ロコンピュータはグログラ、Ａを内部のＲＯＭ（読み出
し専用メモリ）Ｋ格納して−るため、そのプログラムを
作成する段階で祉プログラム・メモリの内容を書き変え
られる様にした評価装置が使用される。
ータを大量に入手できる様になシ、その種類も促米通り
のメモリ外付のいわゆるマルチ・チップ・マイクロコン
ピュータから、メモリをも内蔵した１チツプ・マイクロ
コンピータへト多様化している。通常１チツプ・マイク
ロコンピュータはグログラ、Ａを内部のＲＯＭ（読み出
し専用メモリ）Ｋ格納して−るため、そのプログラムを
作成する段階で祉プログラム・メモリの内容を書き変え
られる様にした評価装置が使用される。
また、ｌチップ・マイクロコ／ピ２−ターｔ”ｔｌｉｌ
−のアーキテクチャ−及び命令体系を有していながら、
その応用分野に最も適した構成とした機種を複数有する
のが普通となりている。これら同一のアーキラクチャー
及び命令体系下にあるマイクロコンピュータは１つのフ
ァミリーを構成していると言われる。ファミリー内の各
機種はたとえば、データ・メモリやプログラム・メモリ
の容量が異なっていたり、または人出力ポートの本数な
どが異なりていたジするが、これにともない使用できる
命令の総数も異なるのが普通である。また、たとえ命令
のオペレージ、７・コードの総数が異ならない場合でも
ある命令のオペランド部に記述できるデータの大きさ等
は一般的ＶＣ異なる。
−のアーキテクチャ−及び命令体系を有していながら、
その応用分野に最も適した構成とした機種を複数有する
のが普通となりている。これら同一のアーキラクチャー
及び命令体系下にあるマイクロコンピュータは１つのフ
ァミリーを構成していると言われる。ファミリー内の各
機種はたとえば、データ・メモリやプログラム・メモリ
の容量が異なっていたり、または人出力ポートの本数な
どが異なりていたジするが、これにともない使用できる
命令の総数も異なるのが普通である。また、たとえ命令
のオペレージ、７・コードの総数が異ならない場合でも
ある命令のオペランド部に記述できるデータの大きさ等
は一般的ＶＣ異なる。
このため、本来なればたとえ同一ファミリーの機種であ
っても、その評価装置は各機種ごとに準備されるべきで
ある。なぜならＡという機種の命令数が５０で％Ｂとい
う機種では４７の場合、この両方を評価するための評価
装置は最低５０の命令＠：実行できなければならないが
、この評価装置でＢという機種の評１１［１ｉ金行った
時に誤まってＢに杵されておらずＡＫは許されている命
令を使用しても何ら異状なく動作してしまい、七の評価
結果は誤９たものとなるからである。
っても、その評価装置は各機種ごとに準備されるべきで
ある。なぜならＡという機種の命令数が５０で％Ｂとい
う機種では４７の場合、この両方を評価するための評価
装置は最低５０の命令＠：実行できなければならないが
、この評価装置でＢという機種の評１１［１ｉ金行った
時に誤まってＢに杵されておらずＡＫは許されている命
令を使用しても何ら異状なく動作してしまい、七の評価
結果は誤９たものとなるからである。
プログラム・メモリＫＲＯＭｔ−使用する１チツプ・マ
イクロコンビエータでは特にこの種の評価ミスはそれを
使用するユーザーにとりで大きな損害をもたらす。なぜ
なら、１チツプ・マイクロコンピュータではＲＯＭｔｉ
半導体メーカーで書き込まれ、その上書き込んでからサ
ンプルが手元に届くまでに早くて１力月通常は２〜３力
月安するのが普通であるが、この種のミスは評価装置上
では。
イクロコンビエータでは特にこの種の評価ミスはそれを
使用するユーザーにとりで大きな損害をもたらす。なぜ
なら、１チツプ・マイクロコンピュータではＲＯＭｔｉ
半導体メーカーで書き込まれ、その上書き込んでからサ
ンプルが手元に届くまでに早くて１力月通常は２〜３力
月安するのが普通であるが、この種のミスは評価装置上
では。
正常に動作していても実際のチップでは動作しないので
、サンプル入手後更に再書き込みをしなければならない
ため、開発時期が最大３ケ月は遅れてしまうからである
。
、サンプル入手後更に再書き込みをしなければならない
ため、開発時期が最大３ケ月は遅れてしまうからである
。
以上の様な欠点があるにもかかわらず、現状では主とし
て経済的理由により同一ファミリーのマイクロコンピュ
ータは１つの評価装置で評価される様になっているため
、上記の様な誤評価を完全になくす事は不可能であった
。
て経済的理由により同一ファミリーのマイクロコンピュ
ータは１つの評価装置で評価される様になっているため
、上記の様な誤評価を完全になくす事は不可能であった
。
本発明は、評価装置にファミリー内の機種を選択する機
種選択手段を設け、評価装置にプログラムが読み込まれ
る際にそのプログラム内で使用されている命令が選択さ
れた機種に対して許されるか否かを判断し、もし、許さ
れない命令が読み込まれる様な場合には、その為を外部
に知らしめる手段を具備する事により、上記の様な誤評
価を未然に防ぐ事を目的とするものである。
種選択手段を設け、評価装置にプログラムが読み込まれ
る際にそのプログラム内で使用されている命令が選択さ
れた機種に対して許されるか否かを判断し、もし、許さ
れない命令が読み込まれる様な場合には、その為を外部
に知らしめる手段を具備する事により、上記の様な誤評
価を未然に防ぐ事を目的とするものである。
本発明によるとマイクロコンピュータ・ファミリーの夫
々の機種の動作？エミュレートするエミユレータと、該
エミーＶ−夕が実行すべき命令を記憶するプログラム記
憶手段と、該プログラム記憶手段にプログラムをロード
するプログラム・ロード手段と、前記マイクロコンピュ
ータ・ファミリーの複数の＠棟のうちの１つを選択する
機種選択手段と、前記プログラム・ロード手段によりロ
ードされるプログラムの中より前記機種選択手段により
選択された機種で使用できない命令を検出しその旨を出
力する手段とを有する事を特徴とするマイクロコンビエ
ータ評価装置が得られる。
々の機種の動作？エミュレートするエミユレータと、該
エミーＶ−夕が実行すべき命令を記憶するプログラム記
憶手段と、該プログラム記憶手段にプログラムをロード
するプログラム・ロード手段と、前記マイクロコンピュ
ータ・ファミリーの複数の＠棟のうちの１つを選択する
機種選択手段と、前記プログラム・ロード手段によりロ
ードされるプログラムの中より前記機種選択手段により
選択された機種で使用できない命令を検出しその旨を出
力する手段とを有する事を特徴とするマイクロコンビエ
ータ評価装置が得られる。
以下図面を参照して本発明の詳細な説明する。
＠１図は本発明の一実施飼のブロック図で、図に於いて
１扛ホスト・プロセッサ、２はホスト・メモリ、３は紙
テープ・リーダ、４はコンソール、５〜８Ｖｉバツフア
、９はプログラム・メモリ、１０けエミュレート、１１
はＲＵＮ信号、１２はＡバス％ １３はＤバス、１４は
Ａ′パス、１５はＩバス、１６け機種選択スイッチであ
るホストプロセッサ１は祇テープ・リーダ３やコンソー
ル４からのデータを入力する事ができ、また、コンソー
ル３Ｖこはデータを出力する事もできる。ホスト・メモ
リ２にはホスト・プロセッサ１が実行する命令（ホスト
・プログラム）２１及びホスト・プロセッサｌがそのｆ
ｌｌ’Ｆに置くエミユレータｌＯの各機種ごとの不法命
令テーブル２２を格納して釣る。
１扛ホスト・プロセッサ、２はホスト・メモリ、３は紙
テープ・リーダ、４はコンソール、５〜８Ｖｉバツフア
、９はプログラム・メモリ、１０けエミュレート、１１
はＲＵＮ信号、１２はＡバス％ １３はＤバス、１４は
Ａ′パス、１５はＩバス、１６け機種選択スイッチであ
るホストプロセッサ１は祇テープ・リーダ３やコンソー
ル４からのデータを入力する事ができ、また、コンソー
ル３Ｖこはデータを出力する事もできる。ホスト・メモ
リ２にはホスト・プロセッサ１が実行する命令（ホスト
・プログラム）２１及びホスト・プロセッサｌがそのｆ
ｌｌ’Ｆに置くエミユレータｌＯの各機種ごとの不法命
令テーブル２２を格納して釣る。
また、ホスト・メモリ２１ｊ：、ホスト・プロセッサ１
のワーキング・エリアも確保されている。
のワーキング・エリアも確保されている。
ホスト・プロセッサｌＦｉ機種選択スイッチ１６の内５
ｔｌ−ａ＜み取る事により、エミユレータ１０がマイク
ロコンピュータファミリーのどの機種をエミュレートす
べきかを判断する。エミユレータｌＯはホスト・プロセ
ッサｌの出力するＲＵＮ信号１１が高レベルの時Ａ’バ
バス４に実行すべきプログラムのアドレス情報をバッフ
ァー７を介してプログラム・メモリ９に出力し、そのア
ドレスに対応する命令をバッファ８を介して命令バス１
５から読み＠シその命令を実行する。バッファ７及び８
はＲＵＮ信号１１が高レベルの時のみ導通状態とな、９
．ＲＵＮ信号が低レベルの場合はそれらの出力は高イン
ピーダンス状態となる。
ｔｌ−ａ＜み取る事により、エミユレータ１０がマイク
ロコンピュータファミリーのどの機種をエミュレートす
べきかを判断する。エミユレータｌＯはホスト・プロセ
ッサｌの出力するＲＵＮ信号１１が高レベルの時Ａ’バ
バス４に実行すべきプログラムのアドレス情報をバッフ
ァー７を介してプログラム・メモリ９に出力し、そのア
ドレスに対応する命令をバッファ８を介して命令バス１
５から読み＠シその命令を実行する。バッファ７及び８
はＲＵＮ信号１１が高レベルの時のみ導通状態とな、９
．ＲＵＮ信号が低レベルの場合はそれらの出力は高イン
ピーダンス状態となる。
ホスト・プロセッサｌはＲＵＮ信号１１を低しベ〃にシ
る事によりエミュレ−（１０の命令実行を停止し、かつ
、バッファー５及び６を介してプログラム・メモリ９の
内容を変更する事ができる。
る事によりエミュレ−（１０の命令実行を停止し、かつ
、バッファー５及び６を介してプログラム・メモリ９の
内容を変更する事ができる。
バッファー５及び６はバッファー７及び８とは逆ｖｃＲ
ＵＮ信号が低レベルの時に導週状蛭となり、尚レベルの
時に高インピーダンスとなる。
ＵＮ信号が低レベルの時に導週状蛭となり、尚レベルの
時に高インピーダンスとなる。
次に、本発明の目的であるところの指定された機種に許
されていない命令を検出する具体的な方法を第１図及び
＠２図を参照しながら説明する。
されていない命令を検出する具体的な方法を第１図及び
＠２図を参照しながら説明する。
第２図は、第１図のホスト・プロセッサｌが実行すべき
プログラムのフローチャートである。
プログラムのフローチャートである。
まず、ホスト・プロセッサｌは横１選択スイッチ１６の
内容を読み込み、その内容をホスト・メモリ２上にある
ワーキング・エリアの８ＷＫ格納する。そしてＳＷの内
容に対応する不法命令セット・テーブルの先頭番地をワ
ーキング・エリア内にあるテーブル・ボイ／り（ＴＰ）
Ｋ設定する。
内容を読み込み、その内容をホスト・メモリ２上にある
ワーキング・エリアの８ＷＫ格納する。そしてＳＷの内
容に対応する不法命令セット・テーブルの先頭番地をワ
ーキング・エリア内にあるテーブル・ボイ／り（ＴＰ）
Ｋ設定する。
次に、ホスト・プロセッサｌは紙テープ・リーダ３から
１命令分のコード１ｋｉＩｌｌ！ミ込み、その内容をワ
ーキング・エリア上のｌＮ５Ｔに格納し、そ（７）甲カ
ラオペレージ冒ン・コー）’（ＯＰＣＯＤＥ）部を抽出
し、ワーキング・エリア上のＭＯＰに格納する。続いて
、ホスト・プロセッサＩＵＴＰで指定された不法命令セ
ット・テーブルを索引し、ＭＯＰの内容と一致するもの
があるか調べるが、もし、一致するものがある場合は、
不法命令が入力された旨の出力をコンソール４に出力す
る。もし、一致するものがない場合は％ｌＮ５Ｔの内容
をプログラム・メモリ９へ格納し、再度紙テープリーダ
３からの命令の読み込みをくシ返す。
１命令分のコード１ｋｉＩｌｌ！ミ込み、その内容をワ
ーキング・エリア上のｌＮ５Ｔに格納し、そ（７）甲カ
ラオペレージ冒ン・コー）’（ＯＰＣＯＤＥ）部を抽出
し、ワーキング・エリア上のＭＯＰに格納する。続いて
、ホスト・プロセッサＩＵＴＰで指定された不法命令セ
ット・テーブルを索引し、ＭＯＰの内容と一致するもの
があるか調べるが、もし、一致するものがある場合は、
不法命令が入力された旨の出力をコンソール４に出力す
る。もし、一致するものがない場合は％ｌＮ５Ｔの内容
をプログラム・メモリ９へ格納し、再度紙テープリーダ
３からの命令の読み込みをくシ返す。
以上説明した様に本発明によれば、使用が許さ５
れない命令がプログラム・メモリにロードされ伊とした
場合ロードする直前で検出する事ができるため、誤った
命令を使用しているマイクロコンビ具−夕を誤って正し
く評価する事はなくなり、そのため前述した様な開発時
期が遅れるという様な問題はなくなり、期待した通りの
時期に開発が完了する。また、同一の評価ｖＩｃｌｔで
機種選択スイッチを切り換えるだけですべての機種の評
価ができるため経済的でもある。
場合ロードする直前で検出する事ができるため、誤った
命令を使用しているマイクロコンビ具−夕を誤って正し
く評価する事はなくなり、そのため前述した様な開発時
期が遅れるという様な問題はなくなり、期待した通りの
時期に開発が完了する。また、同一の評価ｖＩｃｌｔで
機種選択スイッチを切り換えるだけですべての機種の評
価ができるため経済的でもある。
なお、上記の実施例では、ホスト・メモリ２には不法命
令セット・テーブルを採用しているが、これは不法命令
の数の方が合致命令の数より一般的には少な−ために採
用したまでで、不法命令セット・テーブルの代りに合法
命令セット・テーブルを設けて、読み込んだ命令のオペ
レージＷ／・コードと一致するものが合法命令セット・
テーブル内にな一場合に不法命令が入力された旨を外部
に知らしめてもよい。
令セット・テーブルを採用しているが、これは不法命令
の数の方が合致命令の数より一般的には少な−ために採
用したまでで、不法命令セット・テーブルの代りに合法
命令セット・テーブルを設けて、読み込んだ命令のオペ
レージＷ／・コードと一致するものが合法命令セット・
テーブル内にな一場合に不法命令が入力された旨を外部
に知らしめてもよい。
また、機種選択手段として、上記の実ｍ列では機種選択
スイッチを採用しているが、これ祉命令がパンチされて
いる紙テープの最初の部分に機種識別コードをパンチし
ておきホスト・プロセッサが紙テープを最初に読み込む
時に機種を認識する方法をとっても何らさしつかえない
。
スイッチを採用しているが、これ祉命令がパンチされて
いる紙テープの最初の部分に機種識別コードをパンチし
ておきホスト・プロセッサが紙テープを最初に読み込む
時に機種を認識する方法をとっても何らさしつかえない
。
また、オペレージ１１ノ・コードだけでは合法か不法か
の判断がつかない命令がある場合は、不法（または合法
）命令テーブルにオペランドの取るべき範囲等の情報を
も記憶させる事により検出できる事は１善果者であれば
容易に理解で色るところである。
の判断がつかない命令がある場合は、不法（または合法
）命令テーブルにオペランドの取るべき範囲等の情報を
も記憶させる事により検出できる事は１善果者であれば
容易に理解で色るところである。
第１図は本発明の一実施例を示すブロック図。
第２図は第１図のホスト・プロセッサ２が実行すべきプ
ログラムを表わしたフロー図である。 ｌ・・・・・・ホスト・プロセッサ、２・・・・・・ホ
スト・メモリ、３・・−・−・紙テープ・リーダ％ ４
・・・・・・′３／ソール、５〜８−＊−／＜ソファ、
９・・・・・・プログラム・メモリ、１０・・・・・・
エミユレータ、１１・・・・・・ＲＵＮ信号、１２・・
・・・・Ａバス％１３・・・・−、Ｄバス、１４・・・
・・・ＡＩババス１５・−・・・・Ｉバス、１６・・・
・・・機種選択スイッチ。
ログラムを表わしたフロー図である。 ｌ・・・・・・ホスト・プロセッサ、２・・・・・・ホ
スト・メモリ、３・・−・−・紙テープ・リーダ％ ４
・・・・・・′３／ソール、５〜８−＊−／＜ソファ、
９・・・・・・プログラム・メモリ、１０・・・・・・
エミユレータ、１１・・・・・・ＲＵＮ信号、１２・・
・・・・Ａバス％１３・・・・−、Ｄバス、１４・・・
・・・ＡＩババス１５・−・・・・Ｉバス、１６・・・
・・・機種選択スイッチ。
Claims (1)
- マイクロコンピュータ・ファミリーの夫々の機種の動作
をエミュレートするエミュレータと、該エミユレータが
実行すべき命令を記憶するプログラム記憶手段と、該プ
ログラム記憶手段にプログラム全ロードするプログラム
・ロード手段と、前記マイクロコンピュータ・ファミリ
ーの複数の機種のうちの１）を選択する機種選択手段と
、前記プログラム・ロード手段によりロードされるプロ
グラムの中より前記機種選択手段により］！！Ｉ択され
た機種で使用できない命令を検出しその旨を出力する手
段とを有する事を特徴とするマイクロコンビエータ評価
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135278A JPS5835647A (ja) | 1981-08-27 | 1981-08-27 | マイクロコンピユ−タの評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135278A JPS5835647A (ja) | 1981-08-27 | 1981-08-27 | マイクロコンピユ−タの評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835647A true JPS5835647A (ja) | 1983-03-02 |
| JPH0147811B2 JPH0147811B2 (ja) | 1989-10-17 |
Family
ID=15147965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135278A Granted JPS5835647A (ja) | 1981-08-27 | 1981-08-27 | マイクロコンピユ−タの評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835647A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187963U (ja) * | 1984-05-22 | 1985-12-12 | 日本電気株式会社 | エミユレ−シヨン装置 |
| JPS6318027U (ja) * | 1986-07-19 | 1988-02-05 | ||
| JPH01307837A (ja) * | 1988-06-06 | 1989-12-12 | Fuji Xerox Co Ltd | Ｍｐｕシミュレーション方法及びｍｐｕシミュレータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553093A (en) * | 1978-06-23 | 1980-01-10 | Nec Corp | Integrated circuit for development of computer |
-
1981
- 1981-08-27 JP JP56135278A patent/JPS5835647A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553093A (en) * | 1978-06-23 | 1980-01-10 | Nec Corp | Integrated circuit for development of computer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187963U (ja) * | 1984-05-22 | 1985-12-12 | 日本電気株式会社 | エミユレ−シヨン装置 |
| JPS6318027U (ja) * | 1986-07-19 | 1988-02-05 | ||
| JPH01307837A (ja) * | 1988-06-06 | 1989-12-12 | Fuji Xerox Co Ltd | Ｍｐｕシミュレーション方法及びｍｐｕシミュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0147811B2 (ja) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633417A (en) | Emulator for non-fixed instruction set VLSI devices | |
| JPH0447856B2 (ja) | ||
| AU714669B2 (en) | Peripheral device control | |
| JPH0147811B2 (ja) | ||
| JP2918019B2 (ja) | シングルチップマイクロプロセッサのテスト回路 | |
| JP2002541582A (ja) | エミュレータシステム内のユーザメモリを更新する方法およびシステム | |
| JP2690213B2 (ja) | マイクロコンピュータ | |
| JPS5835287B2 (ja) | 計算装置 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPH09245132A (ja) | メモリカード | |
| JPS60112148A (ja) | メモリ装置 | |
| JPS6336327A (ja) | シ−ケンス表示装置 | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| JPS6239450B2 (ja) | ||
| JPS6329852A (ja) | マイクロコンピユ−タ応用機器の開発装置 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JPH03282632A (ja) | スタックデータ記録機構 | |
| JPH11110244A (ja) | エミュレータ | |
| JPH06175875A (ja) | インサーキット・エミュレータ | |
| JPS645342B2 (ja) | ||
| JPS59163654A (ja) | デバツグ装置 | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPS6091454A (ja) | 集積回路 | |
| JPS5960657A (ja) | 実行パス解析装置 | |
| JPS645343B2 (ja) |