JPS5835653A - ヒストリ−・メモリ制御方式 - Google Patents
ヒストリ−・メモリ制御方式Info
- Publication number
- JPS5835653A JPS5835653A JP56134571A JP13457181A JPS5835653A JP S5835653 A JPS5835653 A JP S5835653A JP 56134571 A JP56134571 A JP 56134571A JP 13457181 A JP13457181 A JP 13457181A JP S5835653 A JPS5835653 A JP S5835653A
- Authority
- JP
- Japan
- Prior art keywords
- freeze
- mode
- timing
- signal
- history memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル計算機に内蔵するヒストリー・メ
モリの制御力式に関し、特にヒストリー・メモリのレコ
ード（記録）・タイミングとフリーズ（凍結）・タイミ
ングをモード設定により適宜制御できるようにして、計
算機の動作情況に応じた、たとえば障害解析にもつとも
有効なデータの記録収集を６丁能にするものである。
モリの制御力式に関し、特にヒストリー・メモリのレコ
ード（記録）・タイミングとフリーズ（凍結）・タイミ
ングをモード設定により適宜制御できるようにして、計
算機の動作情況に応じた、たとえば障害解析にもつとも
有効なデータの記録収集を６丁能にするものである。
ヒストリー・メモリは、ディジタル計算機の動作にとも
なう内部状態の変化を、主要なデータについて逐次記録
しておき、障害発生時にデータを再生して障害時の情況
を解析し、＃簀原因をつきとめることができるようにす
るために使用される。
なう内部状態の変化を、主要なデータについて逐次記録
しておき、障害発生時にデータを再生して障害時の情況
を解析し、＃簀原因をつきとめることができるようにす
るために使用される。
従来においては、ヒストリー・メモリに対するシステム
・データのレコード・タイミングを毎クロックとし、ま
たヒストリー・メモリを凍結するフリーズ・タイミング
を、レジスタのパリティ・エラー発生などのハードウェ
ア障害時とするのが普通であった。しかし、たとえばチ
ャネル制御装置によって多数のチャネルの集中制御を行
なっている場合に、ある特定のチャネルでしか発生しな
い障害についてヒス） ＩＪ−・データを用いて解析し
ようとすると、ヒストリー・データ中に多数のチャネル
の情報が混在しているため、その特定チャネルに関する
データのみを捜し出すのは大変煩雑であり、また限られ
た容量のメモリ中に不費なデータが多く含まれるために
、それだけ有効データが十分にとれないという欠点があ
った。
・データのレコード・タイミングを毎クロックとし、ま
たヒストリー・メモリを凍結するフリーズ・タイミング
を、レジスタのパリティ・エラー発生などのハードウェ
ア障害時とするのが普通であった。しかし、たとえばチ
ャネル制御装置によって多数のチャネルの集中制御を行
なっている場合に、ある特定のチャネルでしか発生しな
い障害についてヒス） ＩＪ−・データを用いて解析し
ようとすると、ヒストリー・データ中に多数のチャネル
の情報が混在しているため、その特定チャネルに関する
データのみを捜し出すのは大変煩雑であり、また限られ
た容量のメモリ中に不費なデータが多く含まれるために
、それだけ有効データが十分にとれないという欠点があ
った。
ま九、ハードウェア・エラーにより自動的にフリーズ・
タイミングが起動されるため、エラー発生以前のデータ
しか取得できず、たとえばエラー発生時点を中心とする
前後のデータ、あるいはエラー発生後のデータの取得が
できない点に問題があった。
タイミングが起動されるため、エラー発生以前のデータ
しか取得できず、たとえばエラー発生時点を中心とする
前後のデータ、あるいはエラー発生後のデータの取得が
できない点に問題があった。
本発明は、以上の欠点を解決し、障害内容に合わせたデ
ータ収集を可能にするもので、ヒストリー・メモリをそ
なえたデータ処理システムにおいて、システム状態を表
わすデータをヒストリー・メモリＫ 記録するための、
システム・タイミング条件を指示するためのレコード・
モード設定手段と、前記システム・タイミング条件の発
生を検出する手段と、設定されたレコード・モードに基
づき対応する前記システムタイミング条件の存在におい
てヒストリー０メモリにヒストリー−データの記録を行
なわせる手段と、データ処理システムにおける予め定め
られた障害発生等の条件においてヒストリー・メモリを
凍結するフリーズ指令信号を発生する手段と、フリーズ
指令信号が発生してからヒストリー・メモリの記録動作
を禁止するトリガ・タイミングを指示するためのフリー
ズ・モード設定手段と、フリーズ指令信号の発生がおつ
たときに設定されたフリーズ・モードに基づいてトリガ
遅・延タイミングを生成する手段とからなり、ヒストリ
ー・メモリのレコード・モードおよびフリーズ・モード
を任意に設定できるようにして有効なヒストリー・デー
タの収集をロエ能にすることを特徴とするものである。
ータ収集を可能にするもので、ヒストリー・メモリをそ
なえたデータ処理システムにおいて、システム状態を表
わすデータをヒストリー・メモリＫ 記録するための、
システム・タイミング条件を指示するためのレコード・
モード設定手段と、前記システム・タイミング条件の発
生を検出する手段と、設定されたレコード・モードに基
づき対応する前記システムタイミング条件の存在におい
てヒストリー０メモリにヒストリー−データの記録を行
なわせる手段と、データ処理システムにおける予め定め
られた障害発生等の条件においてヒストリー・メモリを
凍結するフリーズ指令信号を発生する手段と、フリーズ
指令信号が発生してからヒストリー・メモリの記録動作
を禁止するトリガ・タイミングを指示するためのフリー
ズ・モード設定手段と、フリーズ指令信号の発生がおつ
たときに設定されたフリーズ・モードに基づいてトリガ
遅・延タイミングを生成する手段とからなり、ヒストリ
ー・メモリのレコード・モードおよびフリーズ・モード
を任意に設定できるようにして有効なヒストリー・デー
タの収集をロエ能にすることを特徴とするものである。
第１図は、本発明の構成を示すフロック図である。図に
おいて、１は、レコード・モード設定手段であり、デー
タ処理７ステム内におけるシステム・データをレコード
記録するタイミング条件の種別、たとえば毎ブロック、
番号一致時などをレコード・モードとして設定するため
のもので、制御プログラムまたはマニュアル操作によっ
て設定されるスイッチまたはレジスタで構成される。２
は、レコード・モード設定手段ｌの各モードに対応して
データ処理システム側に設けられているタイミング条件
発生の検出回路であり、システム・タイミング信号を出
力する。図ではその出力をタイミング■、タイミング■
、タイミング■として例示しである。３は、システム・
タイミング信号選択手段であり、レコード・モード設定
手段ｌがらの信号に１づいてシステム自タイミング信号
を選択するゲート回路で構成される。４はＡＮＤゲート
、５はヒストリー・メモリである。システム・タイミン
グ信号選択手段３の出力のレコード制御信号ＷＩ−ＬＴ
は、ＡＮＤゲート４を経てヒストリー・メモリ５に与え
られ、ヒストリー・メモリ５にシステム・データのレコ
ード処理を行なわせる。
おいて、１は、レコード・モード設定手段であり、デー
タ処理７ステム内におけるシステム・データをレコード
記録するタイミング条件の種別、たとえば毎ブロック、
番号一致時などをレコード・モードとして設定するため
のもので、制御プログラムまたはマニュアル操作によっ
て設定されるスイッチまたはレジスタで構成される。２
は、レコード・モード設定手段ｌの各モードに対応して
データ処理システム側に設けられているタイミング条件
発生の検出回路であり、システム・タイミング信号を出
力する。図ではその出力をタイミング■、タイミング■
、タイミング■として例示しである。３は、システム・
タイミング信号選択手段であり、レコード・モード設定
手段ｌがらの信号に１づいてシステム自タイミング信号
を選択するゲート回路で構成される。４はＡＮＤゲート
、５はヒストリー・メモリである。システム・タイミン
グ信号選択手段３の出力のレコード制御信号ＷＩ−ＬＴ
は、ＡＮＤゲート４を経てヒストリー・メモリ５に与え
られ、ヒストリー・メモリ５にシステム・データのレコ
ード処理を行なわせる。
ヒスｌ−ＩＪ−・メモリ５の記憶容量は一定であり、全
ての記憶位置への書き込みが済めば、もっとも古いデー
タが捨てられ、そこへ新データが書き込１れる。
ての記憶位置への書き込みが済めば、もっとも古いデー
タが捨てられ、そこへ新データが書き込１れる。
次に、６は、フリーズ・モード設定手段であり、ヒスト
リー・メモリ５中のヒストリー・データの更新を禁止し
てヒストリー・データをその状態で保存するためのフリ
ーズ・トリガ・タイきングの種別、たとえば障害発生時
点でフリーズ、障害発生後一定時間経過でフリーズなど
をフリーズ・モードとして設定する機能を果し、制御プ
ログラムまたはマニュアル操作によって設定されるスイ
ッチまたはレジスタで構成される。７は、フリーズ条件
検出手段であり、データ処理システム内における障害発
生等を検出してフリーズ指＠信号を発生する回路である
。８は、フリーズ・トリガ・タイミング生成手段であり
、フリーズ・モード設定手段６からの信号に基づき、フ
リーズ指令信号の到来後一定量の遅延タイミングを与え
て、フＩＪ−ズ・トリガ信号を生成する回路である。フ
リーズ・トリガ・タイミング生成手段８の出力の非フリ
ーズ・トリガ信号Ｆ）ｔＺは通常″′１”の値をとり、
ＡＮＤゲート４において、レコード処理を指令するＷＲ
Ｔ信号がヒストリー・メモリ５へ送られるのを許す。し
かし、フリーズ指令信号がフリーズ・トリガ・タイミン
グ生成手段８に人力されると、一定の遅延タイミング抜
弁フリーズ・トリガ信号ｒＷＩＦｉ−０”、！： なり
、ｆｉ［ＡＮｌ）ゲート４Ｕ、ＷＲＴ信号の通過を阻止
して、ヒストリー・メモリ５のレコード処理を許さない
。
リー・メモリ５中のヒストリー・データの更新を禁止し
てヒストリー・データをその状態で保存するためのフリ
ーズ・トリガ・タイきングの種別、たとえば障害発生時
点でフリーズ、障害発生後一定時間経過でフリーズなど
をフリーズ・モードとして設定する機能を果し、制御プ
ログラムまたはマニュアル操作によって設定されるスイ
ッチまたはレジスタで構成される。７は、フリーズ条件
検出手段であり、データ処理システム内における障害発
生等を検出してフリーズ指＠信号を発生する回路である
。８は、フリーズ・トリガ・タイミング生成手段であり
、フリーズ・モード設定手段６からの信号に基づき、フ
リーズ指令信号の到来後一定量の遅延タイミングを与え
て、フＩＪ−ズ・トリガ信号を生成する回路である。フ
リーズ・トリガ・タイミング生成手段８の出力の非フリ
ーズ・トリガ信号Ｆ）ｔＺは通常″′１”の値をとり、
ＡＮＤゲート４において、レコード処理を指令するＷＲ
Ｔ信号がヒストリー・メモリ５へ送られるのを許す。し
かし、フリーズ指令信号がフリーズ・トリガ・タイミン
グ生成手段８に人力されると、一定の遅延タイミング抜
弁フリーズ・トリガ信号ｒＷＩＦｉ−０”、！： なり
、ｆｉ［ＡＮｌ）ゲート４Ｕ、ＷＲＴ信号の通過を阻止
して、ヒストリー・メモリ５のレコード処理を許さない
。
以上の各手段により、ヒストリー・メモリのレコードと
フリーズのタイミングは、必要に応じてレコード・モー
ドとフリーズ・モードとを適宜選択することにより予め
定められた範囲で任意に設定することができる。
フリーズのタイミングは、必要に応じてレコード・モー
ドとフリーズ・モードとを適宜選択することにより予め
定められた範囲で任意に設定することができる。
第２図および第３図は、本発明の実施例を示す図である
。捷ず第２図にしたがって、レコード・モードの制御回
路を説明する。９はデコーダであり、２ビツトのレコー
ド・モード信号を４本の制御出力線００，０１，１０．
１１上の１つの信号に変換する。下に、レコード・モー
ドの種別とその内容のシステム・タイミング条件とを例
示する。
。捷ず第２図にしたがって、レコード・モードの制御回
路を説明する。９はデコーダであり、２ビツトのレコー
ド・モード信号を４本の制御出力線００，０１，１０．
１１上の１つの信号に変換する。下に、レコード・モー
ドの種別とその内容のシステム・タイミング条件とを例
示する。
００ 毎クロックでレコード
Ｏ１タイミング■：チャネル番号一致
ｌＯタイミング■；スデータス一致
１１ タインング■：ＣＥモードここで
、レコード・モードａｔ ００ ｎは従来方式のモード
であり、クロックごとにシステム内の状態データはヒス
トリー・メモリにレコードされる。
、レコード・モードａｔ ００ ｎは従来方式のモード
であり、クロックごとにシステム内の状態データはヒス
トリー・メモリにレコードされる。
レコード・モード０１″′（タイミング■）は予じめヒ
ストリー・データを収集したい特定チャネルの番号を指
定しておき、処理中その特定チャネルが使用されるたび
にヒストリー・デ タのレコード処理を起動するモード
である。レコード・モード″’１０”（タイミング■）
は、予めナヤネルの特定ステータスを指定しておき、処
理中その特定ステータスになったときにレコード処理を
起動するモードである。レコード・モード“ｔ ｉ ”
［タイミング■）は、システムの保守者ＣＥａレコー
ド処理の起動タイミング条件を自由に設定させるモード
である。
ストリー・データを収集したい特定チャネルの番号を指
定しておき、処理中その特定チャネルが使用されるたび
にヒストリー・デ タのレコード処理を起動するモード
である。レコード・モード″’１０”（タイミング■）
は、予めナヤネルの特定ステータスを指定しておき、処
理中その特定ステータスになったときにレコード処理を
起動するモードである。レコード・モード“ｔ ｉ ”
［タイミング■）は、システムの保守者ＣＥａレコー
ド処理の起動タイミング条件を自由に設定させるモード
である。
ｌＯ乃至１３はＡＮＤゲートであり、デコーダ９からの
制御出力線を受けて、レコード・タイミング選択するス
イッチとして機能する。１４ＵＯＲゲートであり、ＡＮ
Ｄゲート１０乃至１３の出力の論理和をとってレコード
制御信号ＶｌｔＴとして出力する。１５はＡＮＤゲート
でるり、レコード制御信号ＷＲＴ、クロック信号ＣＬＫ
、非フリーズ−トリガ信号ＦＲＺ、の３信号の一致によ
ってヒストリー拳メモリーのレコード処理を起動する信
号を生じる。
制御出力線を受けて、レコード・タイミング選択するス
イッチとして機能する。１４ＵＯＲゲートであり、ＡＮ
Ｄゲート１０乃至１３の出力の論理和をとってレコード
制御信号ＶｌｔＴとして出力する。１５はＡＮＤゲート
でるり、レコード制御信号ＷＲＴ、クロック信号ＣＬＫ
、非フリーズ−トリガ信号ＦＲＺ、の３信号の一致によ
ってヒストリー拳メモリーのレコード処理を起動する信
号を生じる。
また１６はヒストリー・メモリ、１７はアドレス・カウ
ンタ、１８はアドレス・デコーダ、１９は書き込みデー
タ・レジスタである。ＡＮＤゲート１５から出力が生じ
るたびにアドレス・カウンタ１７は歩−進し、アドレス
・デコーダ１８によって指定されたヒストリー・メモリ
の番地にレジスタ１９のシステム・データを書き込む。
ンタ、１８はアドレス・デコーダ、１９は書き込みデー
タ・レジスタである。ＡＮＤゲート１５から出力が生じ
るたびにアドレス・カウンタ１７は歩−進し、アドレス
・デコーダ１８によって指定されたヒストリー・メモリ
の番地にレジスタ１９のシステム・データを書き込む。
レコード・モードが”ｏｏ”のとき、デコーダ９の″′
００″′制御出力線の信号はＡＮＤゲー）１５に達して
、クロック信号ＣＬＫが与えられるたびｖＣｌ ヒスト
リー・メモリ１６にシステムｅデータのレコード動作を
行なわせる。またレコード・モードが′０１＃のときに
は、ＡＮＤケート１１にｂ・いてタイミング■信号を選
択し、予め指定したチャネルが処理を行なうたびにシス
テム・データのレコード動作を行なわせる。以下、他の
レコード・モードについても同様な動作を行なう。
００″′制御出力線の信号はＡＮＤゲー）１５に達して
、クロック信号ＣＬＫが与えられるたびｖＣｌ ヒスト
リー・メモリ１６にシステムｅデータのレコード動作を
行なわせる。またレコード・モードが′０１＃のときに
は、ＡＮＤケート１１にｂ・いてタイミング■信号を選
択し、予め指定したチャネルが処理を行なうたびにシス
テム・データのレコード動作を行なわせる。以下、他の
レコード・モードについても同様な動作を行なう。
次ｌｌｃ第３図にしたがって、フリーズ・モードの制御
回路を説明する。２０はフロラ１・フロラ１であり、フ
リーズ指令信号が発生したとき、蓄積しておく機能をも
つ。２１はＡＮＤゲート、２２はカウンタであり、ＡＮ
Ｄケー１２１は、フリップ・フロップ２０からのフリー
ズ指令信号と、レコード制御信号ＷＲＴとクロンク信号
ＣＬ、にとの一致によってフリーズ・カウンタ２２を歩
進させる。つまり、フリーズ指令信号が発生してから、
レコード制御信号ＷＲＴが生じるたびにクロックと同期
してカウンタ２２を歩進させ、一定のレコード処理回数
に達したところでカウンタつ・ら出力０ｉｒＪＬｒＬ を生じさせる。図では２．２．２．２ のカウント出力
線が水堰れている。
回路を説明する。２０はフロラ１・フロラ１であり、フ
リーズ指令信号が発生したとき、蓄積しておく機能をも
つ。２１はＡＮＤゲート、２２はカウンタであり、ＡＮ
Ｄケー１２１は、フリップ・フロップ２０からのフリー
ズ指令信号と、レコード制御信号ＷＲＴとクロンク信号
ＣＬ、にとの一致によってフリーズ・カウンタ２２を歩
進させる。つまり、フリーズ指令信号が発生してから、
レコード制御信号ＷＲＴが生じるたびにクロックと同期
してカウンタ２２を歩進させ、一定のレコード処理回数
に達したところでカウンタつ・ら出力０ｉｒＪＬｒＬ を生じさせる。図では２．２．２．２ のカウント出力
線が水堰れている。
２３は、２ピツトのフリーズ・モード値に対するデコー
ダであり、入力を４本の制ｍ出力線００．０１．１０．
１１の信号の１つに変換する。下にフリーズ・モードの
種別とその内容を例示する。また、第４図（ａ）乃至（
ｄ）はそれぞれのフリーズ・トリガ・タイミングの説明
図である。
ダであり、入力を４本の制ｍ出力線００．０１．１０．
１１の信号の１つに変換する。下にフリーズ・モードの
種別とその内容を例示する。また、第４図（ａ）乃至（
ｄ）はそれぞれのフリーズ・トリガ・タイミングの説明
図である。
フリーズ・モード種別 内容（トリガ・タイミング条件
）００ プリトリガ： トリガータイミング
００１ センタトリガ：トリガータイミン
グ２ｍ。
）００ プリトリガ： トリガータイミング
００１ センタトリガ：トリガータイミン
グ２ｍ。
１０ プレード・トリガ■：トリガ・
タイミング２ル １１ ７’ｙ−ド拳トリガ■ニドリガ
ータイミング２ここで、フリーズ・モード″″００”は
、第４図（α）に示すように従来のフリーズ・トリガ方
式であり、障害発生によってただちにヒストリー・デー
タの東新は禁止される。フリーズ・モード＠０１”では
、第４図（ｂＪに示すように障害発生時点を中心とする
前後のデータを収集できる゛よう、カウンタ２２によっ
てフリーズ・トリガの遅延タイミング２が与えられる。
タイミング２ル １１ ７’ｙ−ド拳トリガ■ニドリガ
ータイミング２ここで、フリーズ・モード″″００”は
、第４図（α）に示すように従来のフリーズ・トリガ方
式であり、障害発生によってただちにヒストリー・デー
タの東新は禁止される。フリーズ・モード＠０１”では
、第４図（ｂＪに示すように障害発生時点を中心とする
前後のデータを収集できる゛よう、カウンタ２２によっ
てフリーズ・トリガの遅延タイミング２が与えられる。
フリーズ・モード”１０”では、第４図ｔＣ＋に示すよ
うに、障害発生直後のデータのられる。フリーズ・モー
ド’１１’では障害発生後しばらく経過したあとのデー
タの与を収集できるような遅延タイミング２ が与えら
れる０２４乃至２７はＡＮＤゲートで、カウンタ２２モ
ード・デコーダ２３の出力で選択するスイッチの働きを
し、２８はこれらのＡＮＤゲートの出力を集めるＯＲゲ
ートである１）２９はフリップフロップであり、ＯｋＬ
ゲート２８の出力によりセットされ、フリーズ・トリガ
信号Ｆｌ（Ｚ、非フリーズ・トリガ信号Ｔ■７を生じる
○ 以上、本発明を実施例にしたがって説明したが、ヒスト
リー・メモリに対するレコード・モードとフリーズ・モ
ードとは他にも多くの場合を考えることができ、目的に
応じて適当に選択することができる。
うに、障害発生直後のデータのられる。フリーズ・モー
ド’１１’では障害発生後しばらく経過したあとのデー
タの与を収集できるような遅延タイミング２ が与えら
れる０２４乃至２７はＡＮＤゲートで、カウンタ２２モ
ード・デコーダ２３の出力で選択するスイッチの働きを
し、２８はこれらのＡＮＤゲートの出力を集めるＯＲゲ
ートである１）２９はフリップフロップであり、ＯｋＬ
ゲート２８の出力によりセットされ、フリーズ・トリガ
信号Ｆｌ（Ｚ、非フリーズ・トリガ信号Ｔ■７を生じる
○ 以上、本発明を実施例にしたがって説明したが、ヒスト
リー・メモリに対するレコード・モードとフリーズ・モ
ードとは他にも多くの場合を考えることができ、目的に
応じて適当に選択することができる。
本発明によって、障害発生時の解析に必要なデータは、
多面的な角度から有効性の高いものを容易にとり出すこ
とが可能となり、解析作業の迅速化と作業負担の軽減と
に資する効果は大きい。
多面的な角度から有効性の高いものを容易にとり出すこ
とが可能となり、解析作業の迅速化と作業負担の軽減と
に資する効果は大きい。
ＷＡ１図は本発明の詳細な説明するための）゛ロック図
、ｌＩｉ＆２図は本発明の実施例で、レコード・モード
制御回路の、概略図、ｌＩ４３図は本発明の実施例で、
フリーズ・モード制御回路の概略図、９４図（α）乃至
＠）Ｆｉミツリーズモードのトリガ・タイミングを示す
図である。 図中、 １はレコード・モード設定手段、２はシステム・タイミ
ング条件検出手段、３はシステム・タイミング信号選択
手段、４はＡＮＤゲート、５はヒストリー・メモリ、６
はフリーズ・モート°設定手段、７はフリーズ条件検出
手段、８はフリーズ・） ＩＪ力・タイミング生成手段
を示す０ ％１出願人 富士通株式会社 代理人弁理士 森 １） 寛
、ｌＩｉ＆２図は本発明の実施例で、レコード・モード
制御回路の、概略図、ｌＩ４３図は本発明の実施例で、
フリーズ・モード制御回路の概略図、９４図（α）乃至
＠）Ｆｉミツリーズモードのトリガ・タイミングを示す
図である。 図中、 １はレコード・モード設定手段、２はシステム・タイミ
ング条件検出手段、３はシステム・タイミング信号選択
手段、４はＡＮＤゲート、５はヒストリー・メモリ、６
はフリーズ・モート°設定手段、７はフリーズ条件検出
手段、８はフリーズ・） ＩＪ力・タイミング生成手段
を示す０ ％１出願人 富士通株式会社 代理人弁理士 森 １） 寛
Claims (1)
- ヒストリー・メモリをそなえたデータ処理システムにお
いて、システム状態を表わすデータをヒストリー・メモ
リに記録するための、システム・タイミング条件を指示
するためのレコード・モード設定手段と、前記システム
・タイミング条件の発生を検出する手段と、設定された
レコード・モードに基づき対応する前記システム・タイ
ミング条件の存在においてヒストリー・メモリにヒスト
リー・データの記録を行なわせる手段と、データ処理シ
ステムｒｃおける予め定められた障害発生等の条件にお
いてヒストリー・メモリを凍結するフリーズ指令信号を
発生する手段と、フリーズ指令信号が発生してからヒス
トリー・メモリの記録動作を禁止するトリガ！タイミン
グを指示するためのフリーズ・モード設定手段と、フリ
ーズ指令信号の発生があったときに設定されたフリーズ
・モードｒ（基づいてトリガ遅延タイミングを生成する
手段とからなり、ヒストリー・メモリのレコード・モー
ドおよびフリーズ・モードを任意に設定できるようにし
７て有効なヒストリー・データの収集を可Ｎ’ｅ−，Ｉ
ｃすることを特徴とするヒストリー・メモリ制御力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134571A JPS5835653A (ja) | 1981-08-27 | 1981-08-27 | ヒストリ−・メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134571A JPS5835653A (ja) | 1981-08-27 | 1981-08-27 | ヒストリ−・メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835653A true JPS5835653A (ja) | 1983-03-02 |
Family
ID=15131449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134571A Pending JPS5835653A (ja) | 1981-08-27 | 1981-08-27 | ヒストリ−・メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835653A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935246A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | トレ−サ |
| JPS5935247A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | トレ−サ |
| JPS6061843A (ja) * | 1983-09-14 | 1985-04-09 | Fujitsu Ltd | デ−タ処理装置 |
| JPH03252746A (ja) * | 1990-03-02 | 1991-11-12 | Nippon Telegr & Teleph Corp <Ntt> | メモリアクセス履歴保存方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148449A (en) * | 1978-05-15 | 1979-11-20 | Fujitsu Ltd | Tracer |
| JPS5567834A (en) * | 1978-11-15 | 1980-05-22 | Hitachi Ltd | Trace system for communication control unit |
-
1981
- 1981-08-27 JP JP56134571A patent/JPS5835653A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148449A (en) * | 1978-05-15 | 1979-11-20 | Fujitsu Ltd | Tracer |
| JPS5567834A (en) * | 1978-11-15 | 1980-05-22 | Hitachi Ltd | Trace system for communication control unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935246A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | トレ−サ |
| JPS5935247A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | トレ−サ |
| JPS6061843A (ja) * | 1983-09-14 | 1985-04-09 | Fujitsu Ltd | デ−タ処理装置 |
| JPH03252746A (ja) * | 1990-03-02 | 1991-11-12 | Nippon Telegr & Teleph Corp <Ntt> | メモリアクセス履歴保存方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12092687B2 (en) | Selectable JTAG or trace access with data store and output | |
| US5111385A (en) | Parallel-mode data transfer apparatus using sector memories | |
| KR860000114B1 (ko) | 논리추적장치(論理追跡裝置) | |
| JPS59193593A (ja) | デ−タの圧縮および緩衝用装置 | |
| JPS5827541B2 (ja) | ジキテ−プシユウヘンソウチヨウセイギヨキ オヨビ ソノソウチニヨルシレイノサイトライホウホウ ナラビニ デ−タシヨリシステム | |
| US4446516A (en) | Data compaction system with contiguous storage of non-redundant information and run length counts | |
| JPH03118643A (ja) | データ取込み方法 | |
| JPS5835653A (ja) | ヒストリ−・メモリ制御方式 | |
| JPS5939783B2 (ja) | 論理状態追跡装置 | |
| RU1837292C (ru) | Устройство дл восстановлени информации о состо нии системы | |
| SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
| RU1795462C (ru) | Устройство дл формировани тестов | |
| SU1300478A1 (ru) | Устройство дл отладки программ | |
| SU1280636A1 (ru) | Устройство дл отладки программ | |
| RU1775846C (ru) | Программируемый многоканальный формирователь серий импульсов | |
| SU1363219A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
| JPS60171548A (ja) | プログラム動作追跡装置 | |
| JPS59146361A (ja) | デユアルポ−トメモリ制御回路 | |
| JPH03192460A (ja) | 共通メモリ制御装置 | |
| JPH02310737A (ja) | トレーサ制御方式 | |
| JPH02204845A (ja) | 内部動作履歴記録装置 | |
| GB1144005A (en) | Data transfer system | |
| JPH04180136A (ja) | ハードウェアトレーサ制御回路 | |
| JPS6288041A (ja) | 動作履歴記憶装置 | |
| JPH01266685A (ja) | トレンド・データ収集装置 |