JPS583574A - 自己消孤形素子を用いたインバータの制御方法 - Google Patents
自己消孤形素子を用いたインバータの制御方法Info
- Publication number
- JPS583574A JPS583574A JP56098186A JP9818681A JPS583574A JP S583574 A JPS583574 A JP S583574A JP 56098186 A JP56098186 A JP 56098186A JP 9818681 A JP9818681 A JP 9818681A JP S583574 A JPS583574 A JP S583574A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate pulse
- pulse
- inverter
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（＆）技術分野の説明
本発明は、自己消弧形票子を用いたインバータの制御方
式に関するものである。
式に関するものである。
０１ 従来技術の説明
自己消弧形素子の導通、非導通を制御するゲート回路Ｃ
：は、（１１オンゲート電源とオアゲート電源を個別−
二設けたもの、（２）オンゲート供給時に同時にオフゲ
ート供給用のコンテンツを充電するもの、（４）オフゲ
ート供給時にオンゲート供給用のコンデンサを充電する
もの、（３）オフゲート電流出力後、パルストランスＣ
；蓄積された励磁エネルギを再利用してオフゲート供給
用のコンデンサの過充電を行なうもの、等の回路方式が
考案されている。第１図１の（１）〜（４）＆二各回路
方式の代表例をブロック図で示す。
：は、（１１オンゲート電源とオアゲート電源を個別−
二設けたもの、（２）オンゲート供給時に同時にオフゲ
ート供給用のコンテンツを充電するもの、（４）オフゲ
ート供給時にオンゲート供給用のコンデンサを充電する
もの、（３）オフゲート電流出力後、パルストランスＣ
；蓄積された励磁エネルギを再利用してオフゲート供給
用のコンデンサの過充電を行なうもの、等の回路方式が
考案されている。第１図１の（１）〜（４）＆二各回路
方式の代表例をブロック図で示す。
図中、１はゲートターンオフ！ィリスタ、２はオン・ゲ
ート電源、３はオフゲート電１１％４．５はスイッチン
グ素子で４はオンゲート用、５はオフゲート用、６は制
限抵抗、７はダイオード、８はオフゲートパルス供給量
コンデン！、９は１次側！１１１、第２巻線、２次側第
３巻線の３巻線から成るパルストランス％１０はダイオ
ード、１１はオンパルス供給剤コンデンナである。図中
（１１は一般的なゲート回路方式でありスイッチング素
子４のオンによりオンゲートパルス、スイッチング素子
５のオンによりオフゲートパルスが供給される。
ート電源、３はオフゲート電１１％４．５はスイッチン
グ素子で４はオンゲート用、５はオフゲート用、６は制
限抵抗、７はダイオード、８はオフゲートパルス供給量
コンデン！、９は１次側！１１１、第２巻線、２次側第
３巻線の３巻線から成るパルストランス％１０はダイオ
ード、１１はオンパルス供給剤コンデンナである。図中
（１１は一般的なゲート回路方式でありスイッチング素
子４のオンによりオンゲートパルス、スイッチング素子
５のオンによりオフゲートパルスが供給される。
（２）は例えば特開昭５５−８３３３８号会報、特開昭
５４−６５４６６号公報等で提案されたゲート方式の原
理を説明し、た回路図でスイッチング素子４のオンによ
り抵抗６を介してオンゲートパルスが供給されると同時
にオフゲートパルス供給用のコンデンサ８の充電をダイ
オード７を介して行なう・オフゲートパルスは前記の充
電完了したコンデンサ８の光電電荷をスイッチング素子
５のオンにより放電させ供給する。（３）はスイッチン
グ素子４のオンにより抵抗６を介してオンゲートパルス
を供給し一オフゲートパルスはコンデンサ８の充電電荷
をスイッチング素子５をオンすることによりパルストラ
ンス９の第２巻線−第３巻線を介して放電させ供給する
。このオフパルス供給時にパルストランスに蓄積された
励磁エネルギはスイッチング素子５のオフと共にパルス
トランスの別ＩＩ）ａｌｌ １巻線を介しそコンチン＋
ｊ８の過充電に利用される。
５４−６５４６６号公報等で提案されたゲート方式の原
理を説明し、た回路図でスイッチング素子４のオンによ
り抵抗６を介してオンゲートパルスが供給されると同時
にオフゲートパルス供給用のコンデンサ８の充電をダイ
オード７を介して行なう・オフゲートパルスは前記の充
電完了したコンデンサ８の光電電荷をスイッチング素子
５のオンにより放電させ供給する。（３）はスイッチン
グ素子４のオンにより抵抗６を介してオンゲートパルス
を供給し一オフゲートパルスはコンデンサ８の充電電荷
をスイッチング素子５をオンすることによりパルストラ
ンス９の第２巻線−第３巻線を介して放電させ供給する
。このオフパルス供給時にパルストランスに蓄積された
励磁エネルギはスイッチング素子５のオフと共にパルス
トランスの別ＩＩ）ａｌｌ １巻線を介しそコンチン＋
ｊ８の過充電に利用される。
（４）は特開昭５３−６２９７４号公報で提案されたゲ
ート方式を示している。スイッチング素子５のオン６二
よりオフゲートパルスが供給されると同時にコンチンｔ
１１が光電される。オンゲート電流はスイッチング素子
４のオンによりコンデンサ１１の光電電荷の放電で供給
される。第２図はこれらのゲート回路を適用してＩ］御
されるゲートターンオフ？イリスタを用いて構成した３
相ブリツジインバータを示している。図中、１００は順
戻換器、ブイリスタ素子１０１〜１０６で構成されてい
る。
ート方式を示している。スイッチング素子５のオン６二
よりオフゲートパルスが供給されると同時にコンチンｔ
１１が光電される。オンゲート電流はスイッチング素子
４のオンによりコンデンサ１１の光電電荷の放電で供給
される。第２図はこれらのゲート回路を適用してＩ］御
されるゲートターンオフ？イリスタを用いて構成した３
相ブリツジインバータを示している。図中、１００は順
戻換器、ブイリスタ素子１０１〜１０６で構成されてい
る。
２００はｉＩＩ流フィルタ回路で直流リアクトル２０１
゜コンデンサ２０２から成る。３００は、インバータ回
路でゲート回路３１３〜３１８ゲートターンオフサイリ
スタ３０１〜３０６、フィードバックダイオード３０７
〜３１２で構成されている。第３因は該インバータの代
表的な運転方式を示Ｌ７たゲート出力信号のタイムチャ
ートである。時刻ｔ、にて運転信号ＨＵＭがｒＩＪｃな
ると基準のクロックパルスＣＰＣ−同期して時刻ｔ１よ
り各アームへのゲート出力信号の供給が開始される。こ
れは前記したゲート回路のうち（１１、（２１の方式に
対して成立するものであり、（３１、（４）の方式に対
しては下記の問題が生じる。
゜コンデンサ２０２から成る。３００は、インバータ回
路でゲート回路３１３〜３１８ゲートターンオフサイリ
スタ３０１〜３０６、フィードバックダイオード３０７
〜３１２で構成されている。第３因は該インバータの代
表的な運転方式を示Ｌ７たゲート出力信号のタイムチャ
ートである。時刻ｔ、にて運転信号ＨＵＭがｒＩＪｃな
ると基準のクロックパルスＣＰＣ−同期して時刻ｔ１よ
り各アームへのゲート出力信号の供給が開始される。こ
れは前記したゲート回路のうち（１１、（２１の方式に
対して成立するものであり、（３１、（４）の方式に対
しては下記の問題が生じる。
（４）の場合、オフゲートパルス供給＆：よりオンゲー
トパルス供給用コンチンｔが充電されるため、第３図の
運転方法は適さない。（３）の場合、オフゲートパルス
出力後の蓄積エネルギの回収によりオアゲートパルス供
給用コンデンナの過充電を行なうため原理的に最初のオ
フゲートパルスは定常値より小さく、新たな運転方法を
採用する必要がある。
トパルス供給用コンチンｔが充電されるため、第３図の
運転方法は適さない。（３）の場合、オフゲートパルス
出力後の蓄積エネルギの回収によりオアゲートパルス供
給用コンデンナの過充電を行なうため原理的に最初のオ
フゲートパルスは定常値より小さく、新たな運転方法を
採用する必要がある。
ｌｃｌ 発明の目的
本発明は運転開始前に各アーム構成素子メ：少なくとも
１回以上オフパルスを出力した後運転に入る運転シーケ
ンスで制御することＣ二より上記の問題点を解決した自
己消弧形素子を用いたインバータの制御方式を提供する
ことを目的とする。
１回以上オフパルスを出力した後運転に入る運転シーケ
ンスで制御することＣ二より上記の問題点を解決した自
己消弧形素子を用いたインバータの制御方式を提供する
ことを目的とする。
ｌｄｌ 発明の構、成
以下、本発明を図面を参照して説明する。第４囚は本発
明の一実施例を示す構成図で、図中４０は運転、停止を
制御する運転フリップフロップ、５０はオンゲートパル
スのブロック、デブロックの制御を行うクリップフロッ
プ、６０はオフゲートパルスのブロック、デブロックの
制御を行う７リツブ７０ツブ−７０はリングカウンタで
ある。
明の一実施例を示す構成図で、図中４０は運転、停止を
制御する運転フリップフロップ、５０はオンゲートパル
スのブロック、デブロックの制御を行うクリップフロッ
プ、６０はオフゲートパルスのブロック、デブロックの
制御を行う７リツブ７０ツブ−７０はリングカウンタで
ある。
！ｌＳＳ図は本発明の運転方式を説明するためのタイム
チャートである・ ｔｅｌ 発明の作用 次≦’−１’ｓ４図及び第５図を参照して本発明の作用
を説明する。インバータの出力周波数を決定するクロッ
クパルスＣＰとインノく一夕の運転指令ＲＵＮがｒｌＪ
４二変化したという条件で運転７リツブフロツブ４０は
セットされる。但し、第５図砿二示すように停止指令８
ＴＯＰはＩ’１Ｕ−Ｎとインノ鳴−ト（反転ンの関係で
あるとする。・時刻ｔ。にて運転指令ＲＵＮが「１」、
停止指令５ＴＯＰがｒＯＪに変化したとすると、インバ
ータの出力周波数を決定する基準のクロックパルスＣＰ
と同期した時刻ｔ１において運転フリップフロップ４０
はセットされる。該フリップフロップ４０の出力Ｑｅが
ｒｌＪ −ｒＯＪへ変化するとオフゲートパルスブロッ
クフリップフロップ６０は解除され、該フリップフロッ
プ６０の出力Ｑ８は、「０」→「１」へ変化し、クロッ
クパルスＣＰのオンゲートパルス用リングカウンタ７３
とオフゲートパルス選択回路７５への入力のブロックを
解除し、リングカウンタの動作は開始される。しかし、
オンゲートパルスブロックフリツブ７０ツブ５０はＸｏ
Ｆνのオフゲートパルス４１号が出力した条件かつイン
バータ運転指令有という条件で解除されオンゲートパル
ス信号ブロック要素７６をデブロックとするためオフゲ
ートパルス信号ｘｏｙｙの出力される時刻ｔ、までのｔ
ｌからｔ、までの期間は、ＷＬ５図に示す通り、各相の
ＧＴＯのゲート回＊（ＩＪ２図の３１３〜３１８））；
！オフゲートパルス信号のみが出力され、各ゲート回路
からは０丁０素子へオフゲートパルスのみが供給される
６時刻ｔ！はてオンゲートパルスブロックフリップ７０
ツブの出力Ｑ、は「０」→「１」へ変化しオンゲートパ
ルスブロック３１１ｒＥ７６でのブロックが解除されオ
ンゲートパルス信号も所定の周期で出力が開始されイン
バータは運転状態となる。
チャートである・ ｔｅｌ 発明の作用 次≦’−１’ｓ４図及び第５図を参照して本発明の作用
を説明する。インバータの出力周波数を決定するクロッ
クパルスＣＰとインノく一夕の運転指令ＲＵＮがｒｌＪ
４二変化したという条件で運転７リツブフロツブ４０は
セットされる。但し、第５図砿二示すように停止指令８
ＴＯＰはＩ’１Ｕ−Ｎとインノ鳴−ト（反転ンの関係で
あるとする。・時刻ｔ。にて運転指令ＲＵＮが「１」、
停止指令５ＴＯＰがｒＯＪに変化したとすると、インバ
ータの出力周波数を決定する基準のクロックパルスＣＰ
と同期した時刻ｔ１において運転フリップフロップ４０
はセットされる。該フリップフロップ４０の出力Ｑｅが
ｒｌＪ −ｒＯＪへ変化するとオフゲートパルスブロッ
クフリップフロップ６０は解除され、該フリップフロッ
プ６０の出力Ｑ８は、「０」→「１」へ変化し、クロッ
クパルスＣＰのオンゲートパルス用リングカウンタ７３
とオフゲートパルス選択回路７５への入力のブロックを
解除し、リングカウンタの動作は開始される。しかし、
オンゲートパルスブロックフリツブ７０ツブ５０はＸｏ
Ｆνのオフゲートパルス４１号が出力した条件かつイン
バータ運転指令有という条件で解除されオンゲートパル
ス信号ブロック要素７６をデブロックとするためオフゲ
ートパルス信号ｘｏｙｙの出力される時刻ｔ、までのｔ
ｌからｔ、までの期間は、ＷＬ５図に示す通り、各相の
ＧＴＯのゲート回＊（ＩＪ２図の３１３〜３１８））；
！オフゲートパルス信号のみが出力され、各ゲート回路
からは０丁０素子へオフゲートパルスのみが供給される
６時刻ｔ！はてオンゲートパルスブロックフリップ７０
ツブの出力Ｑ、は「０」→「１」へ変化しオンゲートパ
ルスブロック３１１ｒＥ７６でのブロックが解除されオ
ンゲートパルス信号も所定の周期で出力が開始されイン
バータは運転状態となる。
ｌｆｌ 変形例
又、オフゲートパルスは本発明の第１の実施例、塾５図
に示す方法で運転前に出力する以外に、本発明の擲２の
実施例として＄６図ζ：示″ｆ通り、オフゲートパルス
選択回路７５の出力側に割り込み回路７７を設は運転前
に一斉にオフゲートパルスを出力した後、運転を開始す
る方法としてもよい。
に示す方法で運転前に出力する以外に、本発明の擲２の
実施例として＄６図ζ：示″ｆ通り、オフゲートパルス
選択回路７５の出力側に割り込み回路７７を設は運転前
に一斉にオフゲートパルスを出力した後、運転を開始す
る方法としてもよい。
（ｇｌ 総合的な効来
以上、本発明の実施例では前記した方法により、オンゲ
ートパルス、オフゲートパルスが所定の順序で供給され
る運転となる前＆二もアームのゲート回路へは、オフゲ
ートパルスを出力する信号が与えられるの”Ｔ、ｌＡ１
図の（３１、（４）方式のゲート回路に対して、下記の
効果のある制御方式を提供することができる。
ートパルス、オフゲートパルスが所定の順序で供給され
る運転となる前＆二もアームのゲート回路へは、オフゲ
ートパルスを出力する信号が与えられるの”Ｔ、ｌＡ１
図の（３１、（４）方式のゲート回路に対して、下記の
効果のある制御方式を提供することができる。
■ １８１図の（３）のゲート回路に対しては通常運転
前にオフゲートパルス信号が与えられるので、ＩＪ１回
目のオフゲートパルス出力によってオフゲートパルス供
給相コンデンテは定常値まで過充電が行なわれる。その
後、時刻ｔ２より所定のオフゲートパルス、オフゲート
パルスの出力となり運転かはじまるため、波高値の低い
オフゲートパルスＣ二よる０丁０のターンオフ失敗を防
止できる拳 ■ ｍｌｌｌ図（４）の方式に対しては原理的４＝オフ
ゲートパルスを出力後運転を開始する必要があり本発明
の実施例の採用が適している・
前にオフゲートパルス信号が与えられるので、ＩＪ１回
目のオフゲートパルス出力によってオフゲートパルス供
給相コンデンテは定常値まで過充電が行なわれる。その
後、時刻ｔ２より所定のオフゲートパルス、オフゲート
パルスの出力となり運転かはじまるため、波高値の低い
オフゲートパルスＣ二よる０丁０のターンオフ失敗を防
止できる拳 ■ ｍｌｌｌ図（４）の方式に対しては原理的４＝オフ
ゲートパルスを出力後運転を開始する必要があり本発明
の実施例の採用が適している・
第１図は種々のゲート回路を示す図、！Ｊ２図は本発明
の実施例の適用されるインバータの構成図、第３図は従
来の運転シーケンスを示すタイムチャート、第４図は本
発明の一実施例を示すプ四ツク図、第５図は本発明の運
転シーケンスを示すタイムチャート、第６図は本発明の
他の実施例の要部を示すブロック図である。 ４０・・・運転７リツプ７０ツブ ５０・・・オンパルスブロック７リツプフｐツブ６０・
・・オフパルスブロッククリップ７０ツブ７０・・・リ
ングカクンタ ３０１−３０６・・・ＧＴＯ３１３〜３１８・・・ゲー
ト回路（７３１７）代理人 弁理士 則 近 憲 佑（
ほか１名） 第１図 （Ｌ）
Ｃｂノ第２図 第３図 第６図
の実施例の適用されるインバータの構成図、第３図は従
来の運転シーケンスを示すタイムチャート、第４図は本
発明の一実施例を示すプ四ツク図、第５図は本発明の運
転シーケンスを示すタイムチャート、第６図は本発明の
他の実施例の要部を示すブロック図である。 ４０・・・運転７リツプ７０ツブ ５０・・・オンパルスブロック７リツプフｐツブ６０・
・・オフパルスブロッククリップ７０ツブ７０・・・リ
ングカクンタ ３０１−３０６・・・ＧＴＯ３１３〜３１８・・・ゲー
ト回路（７３１７）代理人 弁理士 則 近 憲 佑（
ほか１名） 第１図 （Ｌ）
Ｃｂノ第２図 第３図 第６図
Claims (1)
- 制御極に正、負のゲート電流を供給すること１：より主
電極間を導通、非導通状態に移行制御が可能な自己消弧
形素子を用いて構成されたインバータ回路において、運
転開始前に各アーム構成素子に少なくとも１回以上オフ
パルスを出力した後、運転状態に入るようにしたことを
特徴とする自己消弧形素子を用いたインバータの制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098186A JPS583574A (ja) | 1981-06-26 | 1981-06-26 | 自己消孤形素子を用いたインバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098186A JPS583574A (ja) | 1981-06-26 | 1981-06-26 | 自己消孤形素子を用いたインバータの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583574A true JPS583574A (ja) | 1983-01-10 |
| JPH0145315B2 JPH0145315B2 (ja) | 1989-10-03 |
Family
ID=14212981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098186A Granted JPS583574A (ja) | 1981-06-26 | 1981-06-26 | 自己消孤形素子を用いたインバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295963A (ja) * | 1985-10-23 | 1987-05-02 | Fuji Electric Co Ltd | Ｇｔｏサイリスタのタ−ンオフ回路 |
-
1981
- 1981-06-26 JP JP56098186A patent/JPS583574A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295963A (ja) * | 1985-10-23 | 1987-05-02 | Fuji Electric Co Ltd | Ｇｔｏサイリスタのタ−ンオフ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145315B2 (ja) | 1989-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0625291B1 (en) | A boost-converter with low losses | |
| US4499533A (en) | Power supply apparatus | |
| JPS6249821B2 (ja) | ||
| JPS583574A (ja) | 自己消孤形素子を用いたインバータの制御方法 | |
| US4309751A (en) | Method and apparatus for controlling current type inverters | |
| JPS648531B2 (ja) | ||
| US4424558A (en) | Freely commutating chopper circuit | |
| JP3122247B2 (ja) | 交流しゃ断器 | |
| JPS6215023B2 (ja) | ||
| JP2001211650A (ja) | 電源装置 | |
| JPS586078A (ja) | インバ−タ | |
| JPS5932233Y2 (ja) | 電流形インバ−タ装置 | |
| JPH0582153B2 (ja) | ||
| JPS591062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| SU790140A1 (ru) | Устройство дл зар дки накопительного конденсатора | |
| SU1383252A1 (ru) | Зар дный блок импульсного источника сейсмических сигналов | |
| JPH0449862A (ja) | Ｇｔｏインバータ装置 | |
| SU764067A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| SU481134A1 (ru) | Бесконтактный выключатель переменного тока | |
| SU1269231A1 (ru) | Управл емый высоковольтный источник питани | |
| JPS5828838B2 (ja) | 電力交換装置の制御方式 | |
| JPS59188373A (ja) | 自己消弧型半導体素子のスナバ回路 | |
| JP2000184693A (ja) | 半導体素子の駆動回路 | |
| JPS6351722A (ja) | 電力変換装置 | |
| JPS6118425B2 (ja) |