JPS5835981A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置に関するものであり、特に高集積
化に適したインバータ回路を有する半導体装置を提供す
るものである。

従来より半導体集積装置の集積回路においてインバータ
回路が非常に多く用いられ、このインバータ回路は通常
負荷ＭＯ８）ランジスタが用いられる。

第１図は、従来の負荷ＭＯＳインバータ回路を有する半
導体装置の断面構造を示している。

第２図は、第１図の等価回路図であり、第２図と同一箇
所を示す部分は、同一番号を付しである。

これらの図において、２，３．４は一導電形の半導体基
板（例えばｐ型Ｓｉ基板）１上に形成され、この半導体
基板と反対導電型（ｎ型）の不純物拡散領域、５．６は
それぞれ不純物拡散領域２と３間、３と４間にゲート酸
化膜を介して半導体基板１上に設けられたゲート電極で
ある。

ここで、不純物拡散領域２，３とゲート電極５とで１個
の負荷トランジスタＴＲ２を構成し、同様に不純物拡散
領域３，４とゲート電極６とで１個の駆動用トランジス
タＴＲ１を形成する。

すなわちこのインバータ回路は、第１図に示すように、
トランジスタＴＲ２の不純物拡散領域２をドレインとし
、不純物拡散領域３をソースとしておシ、ゲート６とド
レイン２をドレイン電源端子ｖＤＤに共通接続す、るこ
とにより負荷ＭＯ８）ランジスタを構成している。一方
のトランジスタＴＲ１の不純物拡散領域３をドレインと
し、不純物拡散領域４をソースとしており、前記ソース
４をグランド接続し、前記ドレイン３を出力端子とし、
さらにゲート６を入力端子とすることにより駆動ＭＯＳ
トランジスタを構成している。

上記負荷ＭＯ８）ランジスタＴＲ１と駆＄ｏＳトランジ
スタＴＲ２によりＭＯＳインバータ回路が形成される。

しかしながら、上記構造の従来のインバ〜り回路は、負
荷ＭＯ３）う〉ジスタＴＲ２を駆動ＭＯＳトランジスタ
ＴＲ１と同一の半導体基板の一主面上に平面的に形成し
ているため、回路の高集積化がさまたげられていた。す
なわち、多数のインバータ回路要素を高密度に形成しよ
うとする場合、従来の様な平面的な配列構成をとるかぎ
り、各インバータ回路の占有面積が大きくなって大幅な
高集積化を図ることが困難である。

本発明は、上記従来の欠点を除去するものであり、各イ
ンバータ回路の寸法を縮小することなく高密度化、高集
積化を実現できるインバータ回路を有する半導体装置を
提供するものである。

すなわち、回路の構成要素である各トランジスタを半導
体基板の土面に垂直な方向に重ねて配置すすることによ
り、従来に比べてインバータ回路の平面的な占有面積を
大幅に縮小するものである。

以下本発明の実施例を図面を用いて説明する。

第３図は本発明の一実施例における半導体装置の要部断
面図であり、複数の半導体層よりなる積層構造のインバ
ータ回路を示している０ 同図において、第１層目のｐ型基板１１には、このｐ型
基板１１の一主面から他主面にまで及ぶｎ＋拡散層１２
を局部的に形成している○このｎ’ｌｔ散層１２のみが
ｐ型基板１１の一主面から露出するごとくｐ型基板１１
上に絶縁膜２２が形成されている。ｐ型基板１１の他主
面にはｎ”４を敗領域１２を除く部分に絶縁膜１３が形
成され、この絶縁膜１３上′には、第２層目のｎ形半導
体層１４が形成されている。このｎ形半導体層１４には
、前記ｎ＋拡散層１２と絶縁膜１３の開口部を通して接
触するｎ影領域１４′が形成され、さらにこのｎ影領域
１４′を除くｎ形半導体層１４の上部に絶縁膜１６が形
成されている。なお、ｎ形半導体層１４のｎ＋拡散層１
４′の両側にはｐ膨拡散層１６が形成されている。さら
に、絶縁膜１６上には、第３層目のｐ形半導体層１７が
形成され、このｐ形半導体層１７には前記ｎｔ散領領域
４′と絶縁膜１６の開口部を通して接触するｎ１散領域
１８が形成されている。また、ｐ形半導体層１７にはｎ
境散層１８と少し離れた場所にｎ１散層１９が形成され
ておシ、これらのｎ１散層１８と１９間には表面保護層
としての役目をする絶縁膜２ｏを介して電極２１が形成
されている。絶縁膜２０は、ｎ＋拡散層１８゜１９の箇
所にそれぞれ開口を有している。

上記構成の半導体装置において、ｎ１散層１９をソース
、電極２１をゲート、ｎ１拡散層をドレインとしてトラ
ンジスタＴＲ１ｉ形成している。一方、ｎ＋拡散層１８
をソース＋ｐｍ散層１５をゲート、ｎ”Ｍ散層１２をド
レインとしてトランジスタＴＲ２を形成している。なお
、ＴＲ１はＭＯ８形トランジスタであり、ＴＲ２は接合
形電界効果トランジスタである。

また、トランジスタＴＲ２のドレイン電極（ｎ＋拡散層
１２）を電源ｖＤＤに接続し、ゲート電極（ｐ拡散層１
６）に適切な電位を加えている。また、第３の半導体層
１７に形成されたトランジスタＴＲ１のソース電極（ｎ
１敗層１９）を接地端子とし、ゲート電極２１を入力端
子、ドレイン電極（ｎ＋拡散層１８）を出力端子にする
ことにより、トランジスタＴＲ２を負荷抵抗とし、トラ
ンジスタＴＲ１を駆動トランジスタとするインバータ回
路が形成される。

なお上記実施例ではトランジスタＴＲ１はチャンネルと
なるｎ拡散層１・４′の導電率の制御をｐ拡散層１６に
印加された電圧により電界を変化させる接合形電界効果
トランジスタとして形成したが、トランジスタＴＲ１を
ｐ拡散層１６とチャンネル（ｎ拡散層１４′）との間に
絶縁膜を介してＭＯ８形トランジスタとすることもでき
る。

さらに、上記実施例ではトランジスタＴＲ２をトランジ
スタＴＲ１の下方に形成する構成を示したが、第２の半
導体層１４を第３の半導体層１７上に設け、さらに第２
の半導体層１４上に第１の半導体層１１を設けることに
より、トランジスタＴＲ２を）ランジスタＴＲＩの上方
に形成する構成にすることもできる。

以上の実施例より明らかなように、本発明の半導体装置
はインバータ回路を構成する複数の各半導体層に互いに
重なるように負荷トランジスタと駆動トランジスタを形
成しているため、インバータ回路の平面上の占有面積を
従来の約ｉに減少させることができる。

さらに、各トランジスタの寸法は従来と同じであるため
、特性を何ら損なうことなく半導体装置における集積回
路の高集積化が実現できる。

以上のように本発明の半導体装置は高集積化可第１図 能であり、工業上の利用価値が高いものである。

【図面の簡単な説明】

第１図は従来の半導体装置の要部断面図、第２図は同装
置の等価回路図、第３図は本発明の一実施例における半
導体装置の要部断面図である。 １１・・・・・第１の半導体層、１２・・・・・・ｎ＋
拡散層（負荷トランジスタのドレイン）、１３，１６゜
２ｏ　２２・・・・・・絶縁膜、１４・・・・・・第２
の半導体層、１５・・・・・・ｐ拡散層（負荷トランジ
スタのゲート）、１７・・・・・・第３の半導体層、１
８・・・・・・ｎ＋拡散層（負荷トランジスタのドレイ
ンおよび駆動トランジスタのシース）、１９・・・・・
・ｎ＋拡散層（駆動トランジスタのソース）、２１　・
・・・・・ゲート電極（駆動トランジスタのゲート）。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 ＤＤ 第３図 Ｖｏ。

Claims (2)

【特許請求の範囲】
1. （１）開口部を有する絶縁層を介して第１．第２および
   第３の半導体層を積層し、前記第１の半導体層にチャネ
   ル領域、一方電極、および他方電極を形成して駆動トラ
   ンジスタを構成し、上記第１の半導体層に一方電極、上
   記第２の半導体層にチャネル領域および上記第３の半導
   体層に他方電極をそれぞれ形成することにょシ負荷トラ
   ンジスタを構成し、上記駆動トランジスタと上記負荷ト
   ランジスタを前記絶縁層の開口部を通して電気的に接続
   してインバータ回路を構成してなる半導体装置。
2. （２）駆動トランジスタの一方電極と負荷トランジスタ
   の一方電極が共通であることを特徴とする特許請求の範
   囲第１項記載の半導体装置。