JPS5836055A - 信号識別方式 - Google Patents
信号識別方式Info
- Publication number
- JPS5836055A JPS5836055A JP56133659A JP13365981A JPS5836055A JP S5836055 A JPS5836055 A JP S5836055A JP 56133659 A JP56133659 A JP 56133659A JP 13365981 A JP13365981 A JP 13365981A JP S5836055 A JPS5836055 A JP S5836055A
- Authority
- JP
- Japan
- Prior art keywords
- speed data
- signal
- low
- processing
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は位相変調方式(直交振幅変調方式を含む。以下
単に位相変調方式という。)と周波数変調方式とが混在
して使用されるデータ伝送方式において、ディジタル処
理を行うプロセッサの負担を軽減することができる信号
識別方式に関するものである。
単に位相変調方式という。)と周波数変調方式とが混在
して使用されるデータ伝送方式において、ディジタル処
理を行うプロセッサの負担を軽減することができる信号
識別方式に関するものである。
位相変調方式と周波数変調方式とが混在して使(1)
用されるデータ伝送方式の例としては、例えばファクス
におけるデータ伝送をあげることができる。
におけるデータ伝送をあげることができる。
ファクスにおいては、画像を伝送するのに先立ってまず
制御手順用の信号を周波数変調方式で低速データ伝送し
、引続いて画信号を位相変調方式で高速データ伝送する
方式が行われている。
制御手順用の信号を周波数変調方式で低速データ伝送し
、引続いて画信号を位相変調方式で高速データ伝送する
方式が行われている。
このようなデータ伝送方式をとる場合、両方式の信号は
一般にフアクス伝送の手順に従って送受両側において明
確に区別されているが、何らかの原因、例えば回線の瞬
断等によって正常な手順から離脱したときは、受信部で
はいずれの方式の信号であるかを判別することができな
い。従来は、 −このような不都合に対しては、受
信部で両方の信号の処理を並列的に行って、いずれの側
で正営々データが受信できるかを端末側で監視すること
によって、両方式の信号を識別していた。
一般にフアクス伝送の手順に従って送受両側において明
確に区別されているが、何らかの原因、例えば回線の瞬
断等によって正常な手順から離脱したときは、受信部で
はいずれの方式の信号であるかを判別することができな
い。従来は、 −このような不都合に対しては、受
信部で両方の信号の処理を並列的に行って、いずれの側
で正営々データが受信できるかを端末側で監視すること
によって、両方式の信号を識別していた。
従って受信部においては、両方式の信号を同時に処理で
きる機能が要求され、これをアナログ的に実現する場合
は、それぞれに個別のハードウェアを必要とし、ディジ
タル処理で実現する場合には、同様に個別のハードウェ
アを用意するか、またはディジタル信号処理用プロセッ
サの処理1能力を上げて、異なる復調方式を多重処理す
る必要があった。このようなディジタル信号処理用プロ
セッサは、乗算器など算術演算機能を中心に構成したサ
ンプル値系列の実時間処理装置dからなるもので、l、
上述のごとき多重処理を行おうとする場合はプロセッサ
の負担が著しく大きくなって、効率の良い装置を作るこ
とが困難であった。
きる機能が要求され、これをアナログ的に実現する場合
は、それぞれに個別のハードウェアを必要とし、ディジ
タル処理で実現する場合には、同様に個別のハードウェ
アを用意するか、またはディジタル信号処理用プロセッ
サの処理1能力を上げて、異なる復調方式を多重処理す
る必要があった。このようなディジタル信号処理用プロ
セッサは、乗算器など算術演算機能を中心に構成したサ
ンプル値系列の実時間処理装置dからなるもので、l、
上述のごとき多重処理を行おうとする場合はプロセッサ
の負担が著しく大きくなって、効率の良い装置を作るこ
とが困難であった。
本発明はこのような従来技術の欠点を除去しようとする
ものであって、その目的は、位相変調方式の信号と周波
数変調方式の信号とが交互に伝送されるデータ伝送方式
において、回線が正常な手順から離脱した場合における
信号識別の処理において、両方式の信号を同時に処理す
る必要がなく、従って処理のためのハードウェアを個別
に設ける必要がなく、または処理を行うプロセッサの負
担を過大にするおそれのない方式を提供するととにある
。
ものであって、その目的は、位相変調方式の信号と周波
数変調方式の信号とが交互に伝送されるデータ伝送方式
において、回線が正常な手順から離脱した場合における
信号識別の処理において、両方式の信号を同時に処理す
る必要がなく、従って処理のためのハードウェアを個別
に設ける必要がなく、または処理を行うプロセッサの負
担を過大にするおそれのない方式を提供するととにある
。
本発明め信号識別方式は、上述のごとき両方式(3)
の信号を処理する受信部において、着信信号から位相変
調方式の伝送信号におけるデータタイミング信号を抽出
するフィルタの出力レベルを監視して一定閾値レベルと
比較し、比較結果に基づいて伝送信号に対する処理モー
ドを定めて受信するものである。
調方式の伝送信号におけるデータタイミング信号を抽出
するフィルタの出力レベルを監視して一定閾値レベルと
比較し、比較結果に基づいて伝送信号に対する処理モー
ドを定めて受信するものである。
以下、実施例について本発明の詳細な説明する。
位相変調方式による高速データ伝送は同期方式によって
行われる。このため受信信号からタイミング成分の抽出
を行うことが不可欠である。一方、周波数変W、+4方
式による低速データ伝送は調歩式であって、一般にタイ
ミングの抽出は不要であわ、また当然、再生データのも
つタイミング成分は、高速データ伝送における周波数帯
域を有しない。
行われる。このため受信信号からタイミング成分の抽出
を行うことが不可欠である。一方、周波数変W、+4方
式による低速データ伝送は調歩式であって、一般にタイ
ミングの抽出は不要であわ、また当然、再生データのも
つタイミング成分は、高速データ伝送における周波数帯
域を有しない。
従って、信号の着信が確信された彼、高速データ伝送方
式におけるタイミング抽出フィルタにおけるタイミング
出力を監視することによって、受信信号がいずれの方式
の信号であるかを識別することができる。このような識
別を行うことは何ら特別な処理を必要とせず可能であっ
て、実時間処理(4) の条件が厳しい高速データ伝送において、特に負担には
ならない。
式におけるタイミング抽出フィルタにおけるタイミング
出力を監視することによって、受信信号がいずれの方式
の信号であるかを識別することができる。このような識
別を行うことは何ら特別な処理を必要とせず可能であっ
て、実時間処理(4) の条件が厳しい高速データ伝送において、特に負担には
ならない。
第1図は位相変調方式と周波数変調方式とが混在して使
用されるデータ伝送方式における受信装置の構成を概念
的に示している。また第2図は、第1図の構成において
本発明の方式を適用した場合の処理フローを示している
。
用されるデータ伝送方式における受信装置の構成を概念
的に示している。また第2図は、第1図の構成において
本発明の方式を適用した場合の処理フローを示している
。
第1図において、1は低速データ伝送方式データ再生装
置であって、ディスクリミネータや符号再生器等を含み
、ファクスの制御手順のような周波数変調方式の低速デ
ータ伝送信号から送信されたデータを再生する。2はタ
イミング抽出フィルタであって位相変調方式の高速デー
タからタイミング信号を抽出する。6はディジタル位相
同期ループ(D−PLL)であって、タイミング抽出フ
ィルタ2によって抽出されたタイミング信号によって、
高速データ再生用クロック信号を発生する。4は高速デ
ータ伝送方式データ再生装置ネ゛であって、復調器、ロ
ールオフフィルタ、等信器、キャリア位相補正器、識別
器、符号変換器等を含み、1)−PLL5のクロック信
号によって、位相変調方式の高速データ伝送信号から送
信されたデータを再生する。
置であって、ディスクリミネータや符号再生器等を含み
、ファクスの制御手順のような周波数変調方式の低速デ
ータ伝送信号から送信されたデータを再生する。2はタ
イミング抽出フィルタであって位相変調方式の高速デー
タからタイミング信号を抽出する。6はディジタル位相
同期ループ(D−PLL)であって、タイミング抽出フ
ィルタ2によって抽出されたタイミング信号によって、
高速データ再生用クロック信号を発生する。4は高速デ
ータ伝送方式データ再生装置ネ゛であって、復調器、ロ
ールオフフィルタ、等信器、キャリア位相補正器、識別
器、符号変換器等を含み、1)−PLL5のクロック信
号によって、位相変調方式の高速データ伝送信号から送
信されたデータを再生する。
通常の状態においては低速−一タ伝送方式データ再生装
置1と、高速データ伝送方式データ再生装置H4,タイ
ミング抽出フィルタ2およびD−PLL6とは、送信側
から伝送される信号に応じていずれか一方が動作してい
る。
置1と、高速データ伝送方式データ再生装置H4,タイ
ミング抽出フィルタ2およびD−PLL6とは、送信側
から伝送される信号に応じていずれか一方が動作してい
る。
今、何らかの原因で受信部においていずれの方式に対す
る受信の処理を行うべきか不明になったときは、第2図
に示されたフローに従って処理が行われる。すなわち受
信部における信号の着信を検出し、着信が検出されたと
きは低速データ伝送方式データ再生装置1において、低
速データ伝送に対する復調の処理を行い、これと同時に
高速データ伝送の復調におけるタイミング抽出フィルタ
2におけるタイミング抽出の処理のみを実行させる。こ
の低速データ処理モードにおいて、タイミング抽出フィ
ルタ2の出力がある閾値(VO)よシ大きくないときは
、そのときの受信系列は低速データであるから、低速デ
ータ伝送に対する処理の実行を続行する。もしもタイミ
ング抽出フィルタ2の出力が閾値(V、 )よシ大きけ
れば、そのときの受信系列は高速データであるから、高
速データ伝送方式データ再生装置4およびI)−PLL
5を起動するとともに低速データ伝送方式データ再生装
b′、1における処理を停止し、処理内容を低速データ
処刑!モードから高速データ処理モードに切替える。
る受信の処理を行うべきか不明になったときは、第2図
に示されたフローに従って処理が行われる。すなわち受
信部における信号の着信を検出し、着信が検出されたと
きは低速データ伝送方式データ再生装置1において、低
速データ伝送に対する復調の処理を行い、これと同時に
高速データ伝送の復調におけるタイミング抽出フィルタ
2におけるタイミング抽出の処理のみを実行させる。こ
の低速データ処理モードにおいて、タイミング抽出フィ
ルタ2の出力がある閾値(VO)よシ大きくないときは
、そのときの受信系列は低速データであるから、低速デ
ータ伝送に対する処理の実行を続行する。もしもタイミ
ング抽出フィルタ2の出力が閾値(V、 )よシ大きけ
れば、そのときの受信系列は高速データであるから、高
速データ伝送方式データ再生装置4およびI)−PLL
5を起動するとともに低速データ伝送方式データ再生装
b′、1における処理を停止し、処理内容を低速データ
処刑!モードから高速データ処理モードに切替える。
このようにして、本発明の方式によれば既存の処理機能
を用いて比較的簡単に両者の信号を識別して、それぞれ
の伝送方式に応じた処理を行うことができる。この際、
処理フローの最初において低速データ伝送に対する復調
の処理を行うため、R5(Request to 5a
nd) −C5(Clgar to 5and)時間が
短い低速データに対して再生データを早く保瞳できる利
点がある。タイミング抽出フィルタは、例えばディジタ
ル巡回形(IIR)フィルタによって描成スることがで
きる。なお本発明の方式によった場合、低速データ処理
から高速データ処理に切替えた直後は受信デニタに誤υ
を生じるが、不発り]の方式による処理が行われるのは
、本来、瞬断等によつ(7) て受信1111の処理が正常に行われない状態のときで
あるから、問題になることはない。
を用いて比較的簡単に両者の信号を識別して、それぞれ
の伝送方式に応じた処理を行うことができる。この際、
処理フローの最初において低速データ伝送に対する復調
の処理を行うため、R5(Request to 5a
nd) −C5(Clgar to 5and)時間が
短い低速データに対して再生データを早く保瞳できる利
点がある。タイミング抽出フィルタは、例えばディジタ
ル巡回形(IIR)フィルタによって描成スることがで
きる。なお本発明の方式によった場合、低速データ処理
から高速データ処理に切替えた直後は受信デニタに誤υ
を生じるが、不発り]の方式による処理が行われるのは
、本来、瞬断等によつ(7) て受信1111の処理が正常に行われない状態のときで
あるから、問題になることはない。
ファクス等における受信装置は、プロセッサを用いてプ
ログラム処理によって実現することができる。例えば乗
算器を中心とした算術演舞−機能をもつディジタル信号
処理(DSP)プロセッサによって、4800 IIp
tの高速データと300ポーの低速データとを処理し得
るモデム受信部が実現される。この手法については既に
周知であシ、各所で成果が報告されている。
ログラム処理によって実現することができる。例えば乗
算器を中心とした算術演舞−機能をもつディジタル信号
処理(DSP)プロセッサによって、4800 IIp
tの高速データと300ポーの低速データとを処理し得
るモデム受信部が実現される。この手法については既に
周知であシ、各所で成果が報告されている。
第1図に示された受信装置も、上述の2つの伝送信号に
対する復1iIAJ処理を外部のプログラムメモリに格
納しておき、このメモリの指示に従ってDSPプロセツ
ザが処理を実行することによって実現することができる
。しかしながら、2つの伝送信号に対する復調処理を同
時に実行すると処理能力が不足するので上述した本発明
の方式を用いることによって、プロセッサの負担を軽減
しつつ、データ伝送に支障を生じることなく復調を行う
ことが可能となる。
対する復1iIAJ処理を外部のプログラムメモリに格
納しておき、このメモリの指示に従ってDSPプロセツ
ザが処理を実行することによって実現することができる
。しかしながら、2つの伝送信号に対する復調処理を同
時に実行すると処理能力が不足するので上述した本発明
の方式を用いることによって、プロセッサの負担を軽減
しつつ、データ伝送に支障を生じることなく復調を行う
ことが可能となる。
(8)
第3図は本発明の信号識別方式の一実施例の構成を示す
ブロック図である。同図において11,12゜16はプ
ログラムメモリ(MEM)でおって、メモリ11には高
速データ伝送の復調におけるタイミング抽出フィルタの
処理プログラムを格納し、メモリ12には高速データ伝
送の復調におけるタイミング抽出フィルタ以外の必要機
能の処理プログラムと格納する。またメモリ16には低
速データ伝送の復調における処理プログラムを格納する
。14はラッチであって、高速データ伝送におけるタイ
ミング信号のレベルをクロックCK1によってラッチし
て出力する。15はレベル差検出回路であって、タイミ
ング出力と基準レベルとの大きさを比較して、タイミン
グ出力の方が大きいとき出力OT1をハイレベルとし、
基準レベルの方が大きいときローレベルとする。16は
演算ユニット(DSP)であって、プログラムに従って
モデム受信部のη。
ブロック図である。同図において11,12゜16はプ
ログラムメモリ(MEM)でおって、メモリ11には高
速データ伝送の復調におけるタイミング抽出フィルタの
処理プログラムを格納し、メモリ12には高速データ伝
送の復調におけるタイミング抽出フィルタ以外の必要機
能の処理プログラムと格納する。またメモリ16には低
速データ伝送の復調における処理プログラムを格納する
。14はラッチであって、高速データ伝送におけるタイ
ミング信号のレベルをクロックCK1によってラッチし
て出力する。15はレベル差検出回路であって、タイミ
ング出力と基準レベルとの大きさを比較して、タイミン
グ出力の方が大きいとき出力OT1をハイレベルとし、
基準レベルの方が大きいときローレベルとする。16は
演算ユニット(DSP)であって、プログラムに従って
モデム受信部のη。
術演算を行い、データを再生する。 17はプログラム
カウンタ(p−crR) であって、メモリのアドレ
スヲ与え、一連のプログラム終了彼にDSP16の出す
リセット信号によって、もとのアドレスにリセットされ
る。 18はアナログディジタル(AID )変換器で
あって、アナログ入力をある周波数でサンプリングして
ディジタル信号に変換し、バス1を介してDSP16に
転送する。 19は識別器(DEC)であってP−CT
R17のある値を検出したとき、メモリ11〜16のチ
ップイネーブルを制御して各メモリのプログラムが同時
に読出されないようにする。
カウンタ(p−crR) であって、メモリのアドレ
スヲ与え、一連のプログラム終了彼にDSP16の出す
リセット信号によって、もとのアドレスにリセットされ
る。 18はアナログディジタル(AID )変換器で
あって、アナログ入力をある周波数でサンプリングして
ディジタル信号に変換し、バス1を介してDSP16に
転送する。 19は識別器(DEC)であってP−CT
R17のある値を検出したとき、メモリ11〜16のチ
ップイネーブルを制御して各メモリのプログラムが同時
に読出されないようにする。
第3図において、回線が正常ガ手順から離脱した場合、
受信信号の着信の検出によってまずメモリ11とメモリ
13とが選択され、前述のように低速データ伝送の復調
の処理と、高速モデムにおけるタイミング抽出フィルタ
の演aとが行われる。
受信信号の着信の検出によってまずメモリ11とメモリ
13とが選択され、前述のように低速データ伝送の復調
の処理と、高速モデムにおけるタイミング抽出フィルタ
の演aとが行われる。
DSP16はこれらの処理に対しては十分の処理能力を
有する。またメモリ11とメモリ13とが同時に実行さ
れることはなく、DBC19によっていずれかを検出し
ている。
有する。またメモリ11とメモリ13とが同時に実行さ
れることはなく、DBC19によっていずれかを検出し
ている。
DSP 16によって作られたタイミングフィルタの出
力レベルは例えばサンプリング周期等の一定のタイミン
グでラッチ14に出力されてラッチされる。ラッチ14
の出力は、レベル差検出回路15において基準レベルと
比較され、比較結果は出力OT1に出力される。タイミ
ング信号出力レベルが基準レベルよυ小さいとき出力0
T1Viローレベルをとり、メモリ1′5をそのまま選
択し、これによって受信部は低速処理を引U【;き実行
する1、反対にタイミング信号出力レベルが大きいとき
は、出力OT1はハイレベルとなる。これは高速データ
伝送のモードであって、メモリ11とメモリ12が使用
状態となシ、高速データ伝送における後腹が行われる。
力レベルは例えばサンプリング周期等の一定のタイミン
グでラッチ14に出力されてラッチされる。ラッチ14
の出力は、レベル差検出回路15において基準レベルと
比較され、比較結果は出力OT1に出力される。タイミ
ング信号出力レベルが基準レベルよυ小さいとき出力0
T1Viローレベルをとり、メモリ1′5をそのまま選
択し、これによって受信部は低速処理を引U【;き実行
する1、反対にタイミング信号出力レベルが大きいとき
は、出力OT1はハイレベルとなる。これは高速データ
伝送のモードであって、メモリ11とメモリ12が使用
状態となシ、高速データ伝送における後腹が行われる。
DSP16はこの場合に対しても、十分の処理能化を有
する。
する。
以上説明したように本発明の信号識別方式によれば、位
相変調方式と周波数変調方式とが混在して使用されるデ
ータ伝送形態の場合において、両信号の特徴を容易に識
別することができ、従って両信号を並列に処理する必要
がないので、両者を並列に処理できるようにハードウェ
アを閏別に用意する必要がなく、または処理を行うプロ
セッサの負担を増大させることがないので極めて効果的
でおる。
相変調方式と周波数変調方式とが混在して使用されるデ
ータ伝送形態の場合において、両信号の特徴を容易に識
別することができ、従って両信号を並列に処理する必要
がないので、両者を並列に処理できるようにハードウェ
アを閏別に用意する必要がなく、または処理を行うプロ
セッサの負担を増大させることがないので極めて効果的
でおる。
第1図は位相変調方式と周波数変調方式とが混在して使
用されるデータ伝送方式における受信装訪゛の1111
”j成を概念的に示すブロック図、第2図は本すブロッ
ク図である。 1・・・吐速データ伝送方式データ再生装置、2・・・
タイミング抽出フィルタ、6・・・ディジタル位相回期
ループ(r)−PLL)、4・・・高速データ伝送方式
データ再生装置、11,12.i3・・プログラムメモ
リ(M Ekf )、14・・・ラッチ、15・・・レ
ベル差検出回路、 16・・・演>tユニット(I)S
P)、17・・・プログラムカウンタ(P−CTR)、
18・・・アナログディジタル(A/D )変換器、1
9・・・識別”d5 (1)EC)。 特許出願人 富士通株式会社
用されるデータ伝送方式における受信装訪゛の1111
”j成を概念的に示すブロック図、第2図は本すブロッ
ク図である。 1・・・吐速データ伝送方式データ再生装置、2・・・
タイミング抽出フィルタ、6・・・ディジタル位相回期
ループ(r)−PLL)、4・・・高速データ伝送方式
データ再生装置、11,12.i3・・プログラムメモ
リ(M Ekf )、14・・・ラッチ、15・・・レ
ベル差検出回路、 16・・・演>tユニット(I)S
P)、17・・・プログラムカウンタ(P−CTR)、
18・・・アナログディジタル(A/D )変換器、1
9・・・識別”d5 (1)EC)。 特許出願人 富士通株式会社
Claims (1)
- 位相変′v!4(直交振幅変調を含む)方式の信号と周
波数変調方式の信号とが交互に伝送されるデータ伝送方
式の受信部において、着信伯月から位相変調方式の伝送
信号におけるデータタイミング信号を抽出するフィルタ
の出力レベルを監視して一定閾値と比較する手段を設け
、該比較手段の比較結果に基づいて伝送信号に対する処
理モードを定めて受信することを特徴とする信号識別方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56133659A JPS5836055A (ja) | 1981-08-26 | 1981-08-26 | 信号識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56133659A JPS5836055A (ja) | 1981-08-26 | 1981-08-26 | 信号識別方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5836055A true JPS5836055A (ja) | 1983-03-02 |
Family
ID=15109931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56133659A Pending JPS5836055A (ja) | 1981-08-26 | 1981-08-26 | 信号識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283944A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Denso Ltd | 送信通信モード認識方式 |
-
1981
- 1981-08-26 JP JP56133659A patent/JPS5836055A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283944A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Denso Ltd | 送信通信モード認識方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0626353B2 (ja) | 復調装置 | |
| US4606045A (en) | Method and apparatus for detecting an equalizer training period in a receiving-end modem | |
| JPH08265143A (ja) | キャリア再生回路 | |
| JP2927220B2 (ja) | モデムから来るfsk変調信号の系列の存在の検出器 | |
| JPS5836055A (ja) | 信号識別方式 | |
| JPH11298541A (ja) | 中心レベル誤差検出補正回路 | |
| JPH0142537B2 (ja) | ||
| JP2638273B2 (ja) | ユニーク・ワード検出方式 | |
| JPS60154756A (ja) | 信号識別方式 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JPH0422378B2 (ja) | ||
| JPS6117384B2 (ja) | ||
| JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
| JP2593942B2 (ja) | タイミング再生回路 | |
| JP2947273B1 (ja) | 制御装置および通信制御装置 | |
| JPH0316452A (ja) | バースト信号復調装置 | |
| JPH0562862B2 (ja) | ||
| JPS637686B2 (ja) | ||
| JPH0452021B2 (ja) | ||
| JPH0568064A (ja) | 復調装置 | |
| JPS63316523A (ja) | バイフェ−ズ信号復調回路 | |
| JPH11355370A (ja) | 搬送波再生回路および搬送波再生方法 | |
| JPH08111694A (ja) | ビットエラーレート劣化検出回路 | |
| JPS588176B2 (ja) | ディジタル無線通信方式 | |
| JPS5821970B2 (ja) | デ−タ復調装置 |