JPH0452021B2 - - Google Patents
Info
- Publication number
- JPH0452021B2 JPH0452021B2 JP63233693A JP23369388A JPH0452021B2 JP H0452021 B2 JPH0452021 B2 JP H0452021B2 JP 63233693 A JP63233693 A JP 63233693A JP 23369388 A JP23369388 A JP 23369388A JP H0452021 B2 JPH0452021 B2 JP H0452021B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- low
- input signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、復調装置の入力信号断を高速で検出
する入力信号断検出回路に関するものである。
する入力信号断検出回路に関するものである。
復調装置に於いては、入力信号のレベルをキヤ
リアレベル検出回路により検出するものであり、
従つて、入力信号の瞬断もこのキヤリアレベル検
出回路により検出することができる。この入力信
号断となつたことを、更に高速で検出することが
要望されている。
リアレベル検出回路により検出するものであり、
従つて、入力信号の瞬断もこのキヤリアレベル検
出回路により検出することができる。この入力信
号断となつたことを、更に高速で検出することが
要望されている。
従来例の復調装置は、例えば、第4図に示す構
成を有し、40は入力端子、41はAD変換器
(AD)、42は帯域制限用のバンドパスフイルタ
(BPF)、43は局部発振器、44は乗算器、4
5はローパスフイルタ(LPF)、46はリミツタ
(LIM)、47は位相同期回路を含む位相比較器
(PLL)、48はローパスフイルタ(LPF)、49
はゲート回路(G)、50は出力端子、51はキ
ヤリアレベル検出回路(CD)である。
成を有し、40は入力端子、41はAD変換器
(AD)、42は帯域制限用のバンドパスフイルタ
(BPF)、43は局部発振器、44は乗算器、4
5はローパスフイルタ(LPF)、46はリミツタ
(LIM)、47は位相同期回路を含む位相比較器
(PLL)、48はローパスフイルタ(LPF)、49
はゲート回路(G)、50は出力端子、51はキ
ヤリアレベル検出回路(CD)である。
データによりFM変調された入力信号が入力端
子40に加えられ、AD変換器41により伝送デ
ータのビツトレートより高速でサンプリングされ
てデイジタル信号に変換される。変換されたデイ
ジタル信号は、デイジタル回路からなるバンドパ
スフイルタ42に加えられる。バンドパスフイル
タ42の出力信号は局部発振器43の出力信号と
共に乗算器44に加えられて乗算され、乗算出力
信号は入力信号を周波数変換したものとなり、デ
イジタル回路からなるローパスフイルタ45によ
り不要波成分が除去され、リミツタ46とキヤリ
アレベル検出回路51とに加えられる。リミツタ
46により一定振幅値となつたデイジタル信号
は、位相比較器47に加えられて、周波数偏倚に
対応した比較出力信号が出力され、ローパスフイ
ルタ48により復調データとなり、ゲート回路4
9を介して出力端子50から出力される。
子40に加えられ、AD変換器41により伝送デ
ータのビツトレートより高速でサンプリングされ
てデイジタル信号に変換される。変換されたデイ
ジタル信号は、デイジタル回路からなるバンドパ
スフイルタ42に加えられる。バンドパスフイル
タ42の出力信号は局部発振器43の出力信号と
共に乗算器44に加えられて乗算され、乗算出力
信号は入力信号を周波数変換したものとなり、デ
イジタル回路からなるローパスフイルタ45によ
り不要波成分が除去され、リミツタ46とキヤリ
アレベル検出回路51とに加えられる。リミツタ
46により一定振幅値となつたデイジタル信号
は、位相比較器47に加えられて、周波数偏倚に
対応した比較出力信号が出力され、ローパスフイ
ルタ48により復調データとなり、ゲート回路4
9を介して出力端子50から出力される。
又キヤリアレベル検出回路51は、ローパスフ
イルタ45の出力デイジタル信号のレベルを監視
し、ゲート回路49を制御するものであり、入力
信号断を検出すると、ゲート回路49からの復調
データの出力を停止して、出力端子50をハイレ
ベル或いはローレベルに固定する。それによつ
て、ノイズ等に基づく誤復調データの出力を防止
することができる。
イルタ45の出力デイジタル信号のレベルを監視
し、ゲート回路49を制御するものであり、入力
信号断を検出すると、ゲート回路49からの復調
データの出力を停止して、出力端子50をハイレ
ベル或いはローレベルに固定する。それによつ
て、ノイズ等に基づく誤復調データの出力を防止
することができる。
前述の従来例に於けるキヤリアレベル検出回路
51による入力信号断の検出は、実際に入力信号
断となつてから、過渡時の誤復調データが出力さ
れた後に行われる欠点があつた。例えば、第5図
に於けるa,bをアナログ表示のAD変換器41
とローパスフイルタ45との出力信号とし、cを
キヤリアレベル検出回路51の検出信号、dを概
略の復調データとすると、時刻t1に入力信号断と
なつた時、AD変換器41の出力信号は直ちに零
となるが、ローパスフイルタ45の出力信号は、
帯域制限用のバンドパスフイルタ42の影響によ
つて直ちに零となることはなく、次第にレベルが
低下し、時刻t2でほぼ零となる。
51による入力信号断の検出は、実際に入力信号
断となつてから、過渡時の誤復調データが出力さ
れた後に行われる欠点があつた。例えば、第5図
に於けるa,bをアナログ表示のAD変換器41
とローパスフイルタ45との出力信号とし、cを
キヤリアレベル検出回路51の検出信号、dを概
略の復調データとすると、時刻t1に入力信号断と
なつた時、AD変換器41の出力信号は直ちに零
となるが、ローパスフイルタ45の出力信号は、
帯域制限用のバンドパスフイルタ42の影響によ
つて直ちに零となることはなく、次第にレベルが
低下し、時刻t2でほぼ零となる。
従つて、キヤリアレベル検出回路51の検出信
号は、時刻t2に於いて“1”から“0”となり、
入力信号断検出を示すものとなり、ゲート回路4
9が閉じられて、復調データの出力が停止され
る。このように、入力信号断の時刻t1から入力信
号断検出の時刻t2までの間に於けるバンドパスフ
イルタ42による遅延出力信号によつて、ローパ
スフイルタ45からノイズに相当するような信号
が出力されるので、それによつて、誤復調データ
が出力される欠点がある。
号は、時刻t2に於いて“1”から“0”となり、
入力信号断検出を示すものとなり、ゲート回路4
9が閉じられて、復調データの出力が停止され
る。このように、入力信号断の時刻t1から入力信
号断検出の時刻t2までの間に於けるバンドパスフ
イルタ42による遅延出力信号によつて、ローパ
スフイルタ45からノイズに相当するような信号
が出力されるので、それによつて、誤復調データ
が出力される欠点がある。
このようなバンドパスフイルタ42によつて遅
延の影響を除く為に、バンドパスフイルタ42の
前段に於いてキヤリアレベル検出を行うことが考
えられる。しかし、その場合は、帯域制限されて
いない信号がキヤリアレベル検出回路51に入力
されることから、直流成分やノイズ成分による影
響が大きく、キヤリアレベル検出の誤動作が生じ
る欠点がある。
延の影響を除く為に、バンドパスフイルタ42の
前段に於いてキヤリアレベル検出を行うことが考
えられる。しかし、その場合は、帯域制限されて
いない信号がキヤリアレベル検出回路51に入力
されることから、直流成分やノイズ成分による影
響が大きく、キヤリアレベル検出の誤動作が生じ
る欠点がある。
本発明は、入力信号断検出を高速で行わせるこ
とを目的とするものである。
とを目的とするものである。
本発明の入力信号断検出回路は、帯域制限用の
バンドパスフイルタの途中断から導出した信号を
用いて入力信号断を検出するものであり、第1図
を参照して説明する。
バンドパスフイルタの途中断から導出した信号を
用いて入力信号断を検出するものであり、第1図
を参照して説明する。
データで変調された入力信号をデイジタル信号
に変換するAD変換器1と、ハイパス段2aとロ
ーパス段2bとからなる低Qフイルタ部と、有極
段2c,2dからなる高Qフイルタ部とにより構
成され、AD変換器1の出力デイジタル信号を加
える帯域制限用のバンドパスフイルタ2と、この
バンドパスフイルタ2の出力信号を加えて、デイ
ジタル処理により復調する復調部3とを備えた復
調装置に於いて、バンドパスフイルタ2の低Qフ
イルタ部から導出した信号の平均値を求める平均
値回路4と、この平均値回路4からの平均値と閾
値とを比較して入力信号段を検出する比較回路5
とを設けたものである。
に変換するAD変換器1と、ハイパス段2aとロ
ーパス段2bとからなる低Qフイルタ部と、有極
段2c,2dからなる高Qフイルタ部とにより構
成され、AD変換器1の出力デイジタル信号を加
える帯域制限用のバンドパスフイルタ2と、この
バンドパスフイルタ2の出力信号を加えて、デイ
ジタル処理により復調する復調部3とを備えた復
調装置に於いて、バンドパスフイルタ2の低Qフ
イルタ部から導出した信号の平均値を求める平均
値回路4と、この平均値回路4からの平均値と閾
値とを比較して入力信号段を検出する比較回路5
とを設けたものである。
バンドパスフイルタ2のハイパス段2aとロー
パス段2bとは低Qフイルタ部を構成するもので
あり、この低Qフイルタ部を通過した信号の遅れ
は僅かであるが、或る程度の帯域制限の能力があ
る。又高域側と低域側との有極段2c,2dは高
Qフイルタ部を構成するもので、この高Qフイル
タ部を通過した信号の遅れは大きくなる。従つ
て、低Qフイルタ部から導出した信号は帯域制限
を受けると共に、遅れが小さいから、この信号を
基に入力信号断を検出することにより、高速検出
が可能となり、入力信号断時に於ける誤復調デー
タが復調部3から出力される前に、復調データ出
力を停止させることが可能となる。
パス段2bとは低Qフイルタ部を構成するもので
あり、この低Qフイルタ部を通過した信号の遅れ
は僅かであるが、或る程度の帯域制限の能力があ
る。又高域側と低域側との有極段2c,2dは高
Qフイルタ部を構成するもので、この高Qフイル
タ部を通過した信号の遅れは大きくなる。従つ
て、低Qフイルタ部から導出した信号は帯域制限
を受けると共に、遅れが小さいから、この信号を
基に入力信号断を検出することにより、高速検出
が可能となり、入力信号断時に於ける誤復調デー
タが復調部3から出力される前に、復調データ出
力を停止させることが可能となる。
以下図面を参照して本発明の実施例について詳
細に説明する。
細に説明する。
第2図は本発明の実施例のブロツク図であり、
10はデータでFM変調された入力信号が加えら
れる入力端子、11はAD変換器(AD)、12は
帯域制限用のバンドパスフイルタ(BPF)、13
は局部発振器、14は乗算器、15はローパスフ
イルタ(LPF)、16はリミツタ(LIM)、17
はデイジタル位相同期回路を含む位相比較回路
(PLL)、18はローパスフイルタ(LPF)、19
はゲート回路(G)、20は出力端子、21はキ
ヤリアレベル検出回路、22は信号断検出回路、
23は整流回路、24は平均値回路、25,26
は比較回路である。
10はデータでFM変調された入力信号が加えら
れる入力端子、11はAD変換器(AD)、12は
帯域制限用のバンドパスフイルタ(BPF)、13
は局部発振器、14は乗算器、15はローパスフ
イルタ(LPF)、16はリミツタ(LIM)、17
はデイジタル位相同期回路を含む位相比較回路
(PLL)、18はローパスフイルタ(LPF)、19
はゲート回路(G)、20は出力端子、21はキ
ヤリアレベル検出回路、22は信号断検出回路、
23は整流回路、24は平均値回路、25,26
は比較回路である。
復調装置としての動作は従来例と同様であり、
ゲート回路19を介して出力端子20に復調デー
タが出力される。又バンドパスフイルタ12は、
ハイパス段とローパス段とからなる低Qフイルタ
部と、高域側と低域側との有極段からなる高Qフ
イルタ部とから構成され、低Qフイルタ部から導
出した信号を整流回路23に加えるものである。
又信号断検出回路22はデイジタル回路により構
成されており、整流回路23はアナログ信号を全
波整流する場合に相当するもので、正負極性のデ
イジタル信号を正負何れか一方の極性に変換する
ものである。そして、平均値回路24により単位
時間毎の平均値を求める。例えば、整流回路23
の出力信号の8サンプル値を累算して3ビツト右
シフト(1/23)することにより、8サンプル期間
毎に平均値Mを出力することができる。この場
合、キヤリア信号の1周期毎に平均値Mを算出す
るように構成することもできる。
ゲート回路19を介して出力端子20に復調デー
タが出力される。又バンドパスフイルタ12は、
ハイパス段とローパス段とからなる低Qフイルタ
部と、高域側と低域側との有極段からなる高Qフ
イルタ部とから構成され、低Qフイルタ部から導
出した信号を整流回路23に加えるものである。
又信号断検出回路22はデイジタル回路により構
成されており、整流回路23はアナログ信号を全
波整流する場合に相当するもので、正負極性のデ
イジタル信号を正負何れか一方の極性に変換する
ものである。そして、平均値回路24により単位
時間毎の平均値を求める。例えば、整流回路23
の出力信号の8サンプル値を累算して3ビツト右
シフト(1/23)することにより、8サンプル期間
毎に平均値Mを出力することができる。この場
合、キヤリア信号の1周期毎に平均値Mを算出す
るように構成することもできる。
平均値回路24で算出された平均値Mは、比較
回路25に於いて閾値th1と比較され、又比較回
路26に於いて閾値th2と比較される。比較回路
25に加える閾値th1を入力信号断検出の閾値と
し、比較回路26に加える閾値th2を入力信号復
旧検出の閾値とすると、th1<th2の関係に設定さ
れる。
回路25に於いて閾値th1と比較され、又比較回
路26に於いて閾値th2と比較される。比較回路
25に加える閾値th1を入力信号断検出の閾値と
し、比較回路26に加える閾値th2を入力信号復
旧検出の閾値とすると、th1<th2の関係に設定さ
れる。
入力信号断の場合、バンドパスフイルタ12の
低Qフイルタ部から導出した信号は直ちにレベル
低下するから、平均値回路24からの平均値Mも
零近傍に直ちに低下し、M<th1となるから、比
較回路25から入力信号断検出信号がゲート回路
19に加えられ、キヤリアレベル検出回路21か
ら入力信号断検出信号がゲート回路19に加えら
れなくても、ゲート回路19は閉じられて、誤復
調データの出力を防止する。
低Qフイルタ部から導出した信号は直ちにレベル
低下するから、平均値回路24からの平均値Mも
零近傍に直ちに低下し、M<th1となるから、比
較回路25から入力信号断検出信号がゲート回路
19に加えられ、キヤリアレベル検出回路21か
ら入力信号断検出信号がゲート回路19に加えら
れなくても、ゲート回路19は閉じられて、誤復
調データの出力を防止する。
又入力信号断から入力信号復旧となると、M>
th2となるから、比較回路26から入力信号復旧
検出信号がゲート回路19に加えられ、且つ比較
回路25からの入力信号断検出信号もなくなるか
ら、ゲート回路19は開かれることになる。
th2となるから、比較回路26から入力信号復旧
検出信号がゲート回路19に加えられ、且つ比較
回路25からの入力信号断検出信号もなくなるか
ら、ゲート回路19は開かれることになる。
第3図はバンドパスフイルタの説明図であり、
ハイパス段HPと、ローパス段LPと、高域側と低
域側との有極段POLとからなる8次のバンドパ
スフイルタを示す。同図に於いて、INはAD変換
器11の出力デイジタル信号が加えられる入力端
子、OUT1は帯域制限されたデイジタル信号の
出力端子、OUT2は信号断検出回路22の整流
回路23に接続する出力端子、A1〜A4、B1
〜B4、C1〜C4、D1〜D4、E1〜E4は
乗算器、ADは加算器、Z-1は1サンプル期間の
遅延時間の遅延素子である。
ハイパス段HPと、ローパス段LPと、高域側と低
域側との有極段POLとからなる8次のバンドパ
スフイルタを示す。同図に於いて、INはAD変換
器11の出力デイジタル信号が加えられる入力端
子、OUT1は帯域制限されたデイジタル信号の
出力端子、OUT2は信号断検出回路22の整流
回路23に接続する出力端子、A1〜A4、B1
〜B4、C1〜C4、D1〜D4、E1〜E4は
乗算器、ADは加算器、Z-1は1サンプル期間の
遅延時間の遅延素子である。
ハイパス段HPとローパス段LPとにより低Qフ
イルタ部が構成され、高域側と低域側との有極段
POLにより高Qフイルタ部が構成されることに
なり、伝達関数H(Z)は、各段対応に図示の数
式のようになる。従つて、低Qフイルタ部の出力
端子OUT2からは、帯域制限され、直流カツト
されたデイジタル信号が出力される。この信号
は、出力端子OUT2から出力される信号に比較
して遅延が小さいものであるから、信号断検出回
路22に加えることにより、入力信号断を高速で
検出することが可能となる。
イルタ部が構成され、高域側と低域側との有極段
POLにより高Qフイルタ部が構成されることに
なり、伝達関数H(Z)は、各段対応に図示の数
式のようになる。従つて、低Qフイルタ部の出力
端子OUT2からは、帯域制限され、直流カツト
されたデイジタル信号が出力される。この信号
は、出力端子OUT2から出力される信号に比較
して遅延が小さいものであるから、信号断検出回
路22に加えることにより、入力信号断を高速で
検出することが可能となる。
前述のバンドパスフイルタの次数は8次に限定
されるものではなく、更に多い次数とすることも
可能であり、又低Qフイルタ部を構成するハイパ
ス段HPとローパス段LPとの順序は、図示と反対
とすることも可能である。
されるものではなく、更に多い次数とすることも
可能であり、又低Qフイルタ部を構成するハイパ
ス段HPとローパス段LPとの順序は、図示と反対
とすることも可能である。
以上説明したように、本発明は、復調装置の帯
域制限用のバンドパスフイルタ2の低Qフイルタ
部から導出した信号の平均値を平均値回路4によ
り求め、その平均値と閾値とを比較回路5で比較
して、入力信号断を検出するものであり、帯域制
限用のバンドパスフイルタ2の低Qフイルタ部に
よつて帯域制限され、直流カツトされたデイジタ
ル信号を基に、入力信号断を検出することができ
るから、高Qフイルタ部により遅延を受けること
がないと共に、直流分やノイズによる影響が少な
く、且つ高速で検出できる利点がある。従つて、
入力信号断直後の誤復調データの出力を防止する
ことができる。
域制限用のバンドパスフイルタ2の低Qフイルタ
部から導出した信号の平均値を平均値回路4によ
り求め、その平均値と閾値とを比較回路5で比較
して、入力信号断を検出するものであり、帯域制
限用のバンドパスフイルタ2の低Qフイルタ部に
よつて帯域制限され、直流カツトされたデイジタ
ル信号を基に、入力信号断を検出することができ
るから、高Qフイルタ部により遅延を受けること
がないと共に、直流分やノイズによる影響が少な
く、且つ高速で検出できる利点がある。従つて、
入力信号断直後の誤復調データの出力を防止する
ことができる。
第1図は本発明の原理説明図、第2図は本発明
の実施例のブロツク図、第3図はバンドパスフイ
ルタの説明図、第4図は従来例のブロツク図、第
5図は入力信号断の説明図である。 1はAD変換器、2はバンドパスフイルタ、2
aはハイパス段、2bはローパス段、2c,2d
は有極段、3は復調部、4は平均値回路、5は比
較回路である。
の実施例のブロツク図、第3図はバンドパスフイ
ルタの説明図、第4図は従来例のブロツク図、第
5図は入力信号断の説明図である。 1はAD変換器、2はバンドパスフイルタ、2
aはハイパス段、2bはローパス段、2c,2d
は有極段、3は復調部、4は平均値回路、5は比
較回路である。
Claims (1)
- 【特許請求の範囲】 1 データで変調された入力信号をデイジタル信
号に変換するAD変換器1と、 ハイパス段2aとローパス段2bとからなる低
Qフイルタ部と、有極段2c,2dからなる高Q
フイルタ部とにより構成され、前記AD変換器1
の出力デイジタル信号を加える帯域制限用のバン
ドパスフイルタ2と、 該バンドパスフイルタ2の出力信号を加えて、
デイジタル処理により復調する復調部3とを備え
た復調装置に於いて、 前記バンドパスフイルタ2の低Qフイルタ部か
ら導出した信号の平均値を求める平均値回路4
と、 該平均値回路4からの平均値と閾値とを比較し
て入力信号断を検出する比較回路5とを設けた ことを特徴とする入力信号断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63233693A JPH0282847A (ja) | 1988-09-20 | 1988-09-20 | 入力信号断検出制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63233693A JPH0282847A (ja) | 1988-09-20 | 1988-09-20 | 入力信号断検出制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282847A JPH0282847A (ja) | 1990-03-23 |
| JPH0452021B2 true JPH0452021B2 (ja) | 1992-08-20 |
Family
ID=16959067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63233693A Granted JPH0282847A (ja) | 1988-09-20 | 1988-09-20 | 入力信号断検出制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282847A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029328A1 (ja) * | 2005-09-08 | 2007-03-15 | Fujitsu Limited | 送信装置 |
-
1988
- 1988-09-20 JP JP63233693A patent/JPH0282847A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0282847A (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4065722A (en) | Demodulation method and circuit for discretely modulated ac signals | |
| HK1010810A1 (en) | Frequency-shift-keying detector using digital circuits | |
| US4989169A (en) | Digital tone detector using a ratio of two demodulators of differing frequency | |
| JPH0452021B2 (ja) | ||
| JPH0654008A (ja) | Bpsk復調器 | |
| JPH04172840A (ja) | 復調装置 | |
| JPH11298541A (ja) | 中心レベル誤差検出補正回路 | |
| JPH0548973B2 (ja) | ||
| CN121441327A (zh) | 一种自动切换解调模式的方法 | |
| JP2833829B2 (ja) | 復調装置 | |
| JP3390359B2 (ja) | 広帯域高調波除去フィルタ | |
| JPS63227228A (ja) | モデムトレ−ニング信号検出器 | |
| JPS60154756A (ja) | 信号識別方式 | |
| JPS647703B2 (ja) | ||
| JPS5836055A (ja) | 信号識別方式 | |
| JPH0370943B2 (ja) | ||
| JPH0783291B2 (ja) | 相関器 | |
| JPH03243043A (ja) | ディジタル無線復調回路 | |
| JPH01303949A (ja) | Fsk復調装置 | |
| Singh | LOW POWER FSK DEMODULATOR | |
| EP0262842A2 (en) | FSK Modem | |
| JPH01222505A (ja) | Fsk復調回路 | |
| JPS58156264A (ja) | 搬送波検出装置 | |
| JPH0223140U (ja) | ||
| JPS63256004A (ja) | Fm復調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |