JPS583615B2 - シンゴウノ ジユジユホウシキ - Google Patents
シンゴウノ ジユジユホウシキInfo
- Publication number
- JPS583615B2 JPS583615B2 JP1759575A JP1759575A JPS583615B2 JP S583615 B2 JPS583615 B2 JP S583615B2 JP 1759575 A JP1759575 A JP 1759575A JP 1759575 A JP1759575 A JP 1759575A JP S583615 B2 JPS583615 B2 JP S583615B2
- Authority
- JP
- Japan
- Prior art keywords
- signal generation
- signal
- transmission line
- generation source
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Small-Scale Networks (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、少なくとも二つの信号発生源を持つパルス伝
送線路の信号授受方式に関するものである。
送線路の信号授受方式に関するものである。
従来、二つの信号発生源を持つパルス伝送線路は、第１
図あるいは第２図のような方式により信号の授受を行な
っていた。
図あるいは第２図のような方式により信号の授受を行な
っていた。
即ち、第１図は二つの信号発生源１，２と受信回路３と
の間を伝送線路４，５で各々独立に結合すると云うもの
で、信号発生源１および２の出力は受信回路３のＮＯＲ
ゲート８で論理和がとれ、これがインバータ９を介して
フリツプフロツプ１００セット入力となる。
の間を伝送線路４，５で各々独立に結合すると云うもの
で、信号発生源１および２の出力は受信回路３のＮＯＲ
ゲート８で論理和がとれ、これがインバータ９を介して
フリツプフロツプ１００セット入力となる。
６および７は終端抵抗であり、ｔｄ１，ｔｄ２は伝送線
４，５の遅延時間、ｔｄＧ１，ｔｄＧ２はＮＯＲケート
８、インバータ９の遅延時間を表わしている。
４，５の遅延時間、ｔｄＧ１，ｔｄＧ２はＮＯＲケート
８、インバータ９の遅延時間を表わしている。
一方、第２図は信号発生源１に他の信号発生源２を伝送
線路１１で論理和結線し、受信回路３との間は一つの伝
送線路４を介して結合すると云うもので、この場合、信
号発生源１，２の論理和出力は伝送線４を通して受信回
路３のフリツプフロツプに直接与えられる。
線路１１で論理和結線し、受信回路３との間は一つの伝
送線路４を介して結合すると云うもので、この場合、信
号発生源１，２の論理和出力は伝送線４を通して受信回
路３のフリツプフロツプに直接与えられる。
第１図と同じく、６は終端抵抗、ｔｄ１，ｔｄ３は伝送
線４，１１の遅延時間を表わす。
線４，１１の遅延時間を表わす。
ところで、第１図に示す方式では、ＴＴＬ素子のように
入力信号に対して出力信号の極性が反転する論理素子を
使用した場合、信号発生源１，２の出力信号の極性をフ
リツプフロツプ１０のＳ入力端子の極性と同じ負極性に
しても、ＮＯＲゲート８で論埋和をとると正極性の信号
になるので、インバータ９を用い極性反転をしてやらな
ければならず、これでは受信回路３の動作はＮＯＲゲー
ト８とインバータ９の遅延時間ｔｄＧ ｔ ＋ ｔｄＧ
２分遅れてしまう。
入力信号に対して出力信号の極性が反転する論理素子を
使用した場合、信号発生源１，２の出力信号の極性をフ
リツプフロツプ１０のＳ入力端子の極性と同じ負極性に
しても、ＮＯＲゲート８で論埋和をとると正極性の信号
になるので、インバータ９を用い極性反転をしてやらな
ければならず、これでは受信回路３の動作はＮＯＲゲー
ト８とインバータ９の遅延時間ｔｄＧ ｔ ＋ ｔｄＧ
２分遅れてしまう。
また、これを多くの信号を扱うデータ系に使用した場合
はＮＯＲゲート８とインバータ９の回路素子数も増え好
ましくない。
はＮＯＲゲート８とインバータ９の回路素子数も増え好
ましくない。
これに対して、第２図に示す方式では、信号発生源１，
２と受信回路が直列配線されているので第１図の方式に
よる欠点をなくすることができるが、信号発生源１と信
号発生源２との配線長に制限があるので、信号発生源１
と信号発生源２が離れている場合は使用できない。
２と受信回路が直列配線されているので第１図の方式に
よる欠点をなくすることができるが、信号発生源１と信
号発生源２との配線長に制限があるので、信号発生源１
と信号発生源２が離れている場合は使用できない。
また、本方式を適用できても、信号発生源２から受信回
路３のフリツプフロツブ１０迄の遅延時間はｔｄ １
＋ ｔｄ ３と大きくなる。
路３のフリツプフロツブ１０迄の遅延時間はｔｄ １
＋ ｔｄ ３と大きくなる。
本発明は、従来の方式による上述の欠点をなくし、二つ
の信号発生源を持つパルス伝送線路の信号遅延時間を最
小にする信号授受方式を提供することにある。
の信号発生源を持つパルス伝送線路の信号遅延時間を最
小にする信号授受方式を提供することにある。
以下、実施例により本発明の内容を詳述する。
第３図は本発明の一実施例である。
即ち、本発明は二つの信号発生源１および２を持つパル
ス伝送線路において、伝送線の終端を行なう終端抵抗６
，７を各信号発生源側に設け、３の受信回路側では各信
号発生源１，２からの伝送線４，５を結線して論理和を
とり、次のフリップフロップ回路１０に信号を送るよう
にしたことを特徴としている。
ス伝送線路において、伝送線の終端を行なう終端抵抗６
，７を各信号発生源側に設け、３の受信回路側では各信
号発生源１，２からの伝送線４，５を結線して論理和を
とり、次のフリップフロップ回路１０に信号を送るよう
にしたことを特徴としている。
例えば、信号発生源１，２はそれぞれメモリスタック、
フリツブフロツブ１０は該メモリスタックからの読出し
データを一時ラッチするレジスタである。
フリツブフロツブ１０は該メモリスタックからの読出し
データを一時ラッチするレジスタである。
この場合、各メモリスタックに対する起動は、ある時間
（第４図のサイクルタイムＴｃ）をおいて与えられ、従
って、各メモリスタックのデータも周期的に読出される
。
（第４図のサイクルタイムＴｃ）をおいて与えられ、従
って、各メモリスタックのデータも周期的に読出される
。
フリツプフロツプ１０は、その合間をぬってリセット信
号（図示せず）によりリセットされる。
号（図示せず）によりリセットされる。
第３図の動作タイミングを第４図に示す。
まず信号発生源１から第４図に示すパルス信号１２が時
刻ｔｏ で“１″になったとする。
刻ｔｏ で“１″になったとする。
このパルス信号１２が特性インピーダンスＺ０、遅延時
間ｔｄ１の伝送線４を伝わって受信回路３にパルス信号
１３として時刻ｔ１に到着する。
間ｔｄ１の伝送線４を伝わって受信回路３にパルス信号
１３として時刻ｔ１に到着する。
時刻ｔ１はｔ。からｔｄ１後である。
伝送線４は受信回路３でフリツプフロップ１０のＳ入力
端子と伝送線５を直列配線もしくはフリツプフロツプ１
０のＳ入力端子への接続を短かくし反射が無視できる程
度の並列配線を行なっているので、パルス信号１３は反
射することなくそのまゝフリツプフロツプ１０のＳ入力
端子に加わりフリツプフロツプ１００セットを行なう。
端子と伝送線５を直列配線もしくはフリツプフロツプ１
０のＳ入力端子への接続を短かくし反射が無視できる程
度の並列配線を行なっているので、パルス信号１３は反
射することなくそのまゝフリツプフロツプ１０のＳ入力
端子に加わりフリツプフロツプ１００セットを行なう。
その後、パルス信号１３により特性インピーダンスＺＯ
、遅延時間ｔｄ２の伝送線５を伝わって信号発生源２に
もパルス信号１４が時刻ｔ２に現われるが、信号発生源
２はこの時刻には動作させないようにしており、また特
性インピーダンスＺ０と等しい終端抵抗７が接続されて
いるので、パルス信号１４は終端抵抗７で終端され反射
は生ぜず、反射波が伝送線５を戻って振動し次のサイク
ルに影響することはない。
、遅延時間ｔｄ２の伝送線５を伝わって信号発生源２に
もパルス信号１４が時刻ｔ２に現われるが、信号発生源
２はこの時刻には動作させないようにしており、また特
性インピーダンスＺ０と等しい終端抵抗７が接続されて
いるので、パルス信号１４は終端抵抗７で終端され反射
は生ぜず、反射波が伝送線５を戻って振動し次のサイク
ルに影響することはない。
同様に、サイクルタイムＴｃ後の時刻ｔ３に信号発生源
２が動作し、パルス信号１４が“１”になったとすると
、伝送線５を伝ってｔｄ２後の時刻ｔ４にパルス信号１
３が受信回路３に到着しフリツプフロップ１０のＳ入力
端子に加わりセットを行なう。
２が動作し、パルス信号１４が“１”になったとすると
、伝送線５を伝ってｔｄ２後の時刻ｔ４にパルス信号１
３が受信回路３に到着しフリツプフロップ１０のＳ入力
端子に加わりセットを行なう。
その後伝送線４を伝わって信号発生源１にもパルス信号
１２が時刻ｔ５に現われるが、信号発生源１はこの時刻
には動作させないようにしており、また特性インピーダ
ンスＺ０と等しい終端抵抗６が接続されているので、パ
ルス信号１２は終端抵抗６で終端され反射は生じず、反
射波が伝送線４を戻って振動し次のサイクルに影響する
ことはない。
１２が時刻ｔ５に現われるが、信号発生源１はこの時刻
には動作させないようにしており、また特性インピーダ
ンスＺ０と等しい終端抵抗６が接続されているので、パ
ルス信号１２は終端抵抗６で終端され反射は生じず、反
射波が伝送線４を戻って振動し次のサイクルに影響する
ことはない。
以上の説明から明らかな如く、本発明によれば，少なく
とも二つの信号発生源からのパルス信号は、受信回路と
接続している各々の伝送線の遅延時間だけ遅れただけで
、伝達したい回路に伝えることが可能になる。
とも二つの信号発生源からのパルス信号は、受信回路と
接続している各々の伝送線の遅延時間だけ遅れただけで
、伝達したい回路に伝えることが可能になる。
すなわち、第１図のＮＯＲゲート８、インバータ９の遅
延時間及びこれら回路素子をなくすることができ、また
第２図の伝送線１１の長さの制限および遅延時間ｔｄ３
をなくすることができる。
延時間及びこれら回路素子をなくすることができ、また
第２図の伝送線１１の長さの制限および遅延時間ｔｄ３
をなくすることができる。
第１図および第２図は二つの信号発生源と受信回路との
間の信号授受方式の従来例、第３図は本発明の信号授受
方式の一実施例、第４図は第３図の動作タイミングを示
す図である。 １，２・・・・・・信号発生源、３・・・・・・受信回
路、４，５・・・・・・伝送線、６，７・・・・・・終
端抵抗。
間の信号授受方式の従来例、第３図は本発明の信号授受
方式の一実施例、第４図は第３図の動作タイミングを示
す図である。 １，２・・・・・・信号発生源、３・・・・・・受信回
路、４，５・・・・・・伝送線、６，７・・・・・・終
端抵抗。
Claims (1)
- １ 少なくとも二つの信号発生源をそれぞれ個別の伝送
線路を介して一つの受信回路に接続し、各信号発生源か
ら異なったタイミングで出される信号を前記受信回路で
順次受信する信号授受方式において、伝送線路の終端を
行なう終端抵抗を各信号発生源側に設け、前記受信回路
の入力側では各伝送線路を結線接続して論理相をとるこ
とを特徴とした信号の授受方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1759575A JPS583615B2 (ja) | 1975-02-12 | 1975-02-12 | シンゴウノ ジユジユホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1759575A JPS583615B2 (ja) | 1975-02-12 | 1975-02-12 | シンゴウノ ジユジユホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5192112A JPS5192112A (en) | 1976-08-12 |
| JPS583615B2 true JPS583615B2 (ja) | 1983-01-22 |
Family
ID=11948236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1759575A Expired JPS583615B2 (ja) | 1975-02-12 | 1975-02-12 | シンゴウノ ジユジユホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583615B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180520U (ja) * | 1983-02-18 | 1984-12-03 | 株式会社フジ電科 | 気密端子 |
| JPS59180518U (ja) * | 1983-02-18 | 1984-12-03 | 株式会社フジ電科 | 気密端子 |
| JPH0418807A (ja) * | 1990-05-14 | 1992-01-23 | Fuji Sangyo Kk | 水晶振動子 |
-
1975
- 1975-02-12 JP JP1759575A patent/JPS583615B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180520U (ja) * | 1983-02-18 | 1984-12-03 | 株式会社フジ電科 | 気密端子 |
| JPS59180518U (ja) * | 1983-02-18 | 1984-12-03 | 株式会社フジ電科 | 気密端子 |
| JPH0418807A (ja) * | 1990-05-14 | 1992-01-23 | Fuji Sangyo Kk | 水晶振動子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5192112A (en) | 1976-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US4047246A (en) | I/O bus transceiver for a data processing system | |
| JPH02273856A (ja) | システムバス制御方法 | |
| US5335337A (en) | Programmable data transfer timing | |
| US4047201A (en) | I/O Bus transceiver for a data processing system | |
| JPS583615B2 (ja) | シンゴウノ ジユジユホウシキ | |
| JPH01118951A (ja) | シリアルインターフェイス回路 | |
| JPS62226260A (ja) | 非同期式デ−タバスインタ−フエ−ス | |
| JPS6411980B2 (ja) | ||
| SU1762307A1 (ru) | Устройство дл передачи информации | |
| JPS6129026B2 (ja) | ||
| KR880002509Y1 (ko) | 퍼스널 컴퓨터의 네트워크 인터페이스 회로 | |
| JPH0441858B2 (ja) | ||
| JPH01288128A (ja) | 双方向データ転送制御方法 | |
| JPS6380636A (ja) | デ−タ伝送方式及びデ−タ伝送回路 | |
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| JPS6174053A (ja) | 信号の授受方式 | |
| JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
| JPH01172730U (ja) | ||
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPH02153451A (ja) | バス制御方式 | |
| JPS61121516A (ja) | ラツチ回路 | |
| JPH0616621B2 (ja) | 通信装置 | |
| JPS61216192A (ja) | メモリ−書き込み方式 | |
| JPH02288721A (ja) | 位相調整回路 |