JPS583617B2 - 調歩同期デ−タの同期伝送方式 - Google Patents

Description

【発明の詳細な説明】 この発明は端末のクロツクにより制御された調歩同期デ
ータ、いわゆる非同期データを、特定のクロツクで動作
している同助祖送路を通じて伝送する方式に関する。

従来このよらな非同期データを同期伝送路にて伝送する
同期伝送方式としては、サンプリング方式によるものと
変化点コーディング方式によるものとがある。

サンプリング方式は伝送路のクロックまたはこれと同期
関係にある標本化パルスで入力非同期調歩同期データを
サンプリングし、その情報を伝送する方式である。

この方式は量子化の絶対最大誤差がサンプリングパルス
幅となるため同期伝送路としては、例えば許容歪を１０
％以下とすると入力データ速度の１０倍以上の伝送速度
をもつものが必要になるという欠点がある。

変化点コーディング方式は入力データの状態変化時点を
複数ビットで符号化し、この符号化した情報を伝送する
方式で、入力データを伝送するために必要な同期伝送路
の伝送速度が入力データの最小パルス幅、すなわち１つ
の変化点から次の変化点までの最小時間間隔に依存して
いる。

そのため同期伝送として必要なデータ伝送速度は入力信
号の単点歪に依存し、入力信号の単点歪がない場合では
標準となる入力信号速度の４倍程度で良いが、単点歪が
大きな場合には数倍から１０倍程度以上のデータ伝送速
度が必要になるという欠点があった。

さらに、これらの両方式では入力信号の歪がそのま〜伝
送されるうえに、量子化誤差が重畳されるため異種伝送
路との接続点で常に歪が増加するという欠点があった。

本発明はこれらの欠点を除去するために、入力信号を調
歩同期が取られている調歩単位ごとに単位ピント群に組
立て、入力信号の１エレメントに対して同期伝送路上の
１ビットを充当し、この単位ビット群ごとにその先頭を
識別するための識別ビットを付加したものを単位のブロ
ックとして同期伝送し、その同期伝送路の受信装置にお
いて入力信号の速度偏差を検出し、検出した速度偏差情
報に従って着信側への信号送出速度を匍脚する。

以下図面に従って本発明を詳細に説明する。

まず本発明の第１の構成要素である送信装置の動作を第
１図〜第４図を用いて説明する。

入力信号である調歩同期データは特定の端末又は交換装
置を介して複数の端末の１つから入回線１１を介して直
列に送信装置１２に入ってくる。

このデータは例えば第２図に示すように高レベルかラ低
レベルになってスタートビットＳＴ、これに続いてデー
タピットＤ１〜Ｄ６がデータに応じて高又は低レベルで
順次続き、次にストップビットＳＰが高レベルとなり、
１つの文字を示すデータが構成される。

送信装置１２の単位ビット群組み立て回路１３は入力信
号の調歩同期を取り、調歩同期が取られている調歩単位
の単位ビット群、つまり１文字分を同期的に抽出し、組
立てを行ない、この組立てを終了すると送信制御回路１
４に対して送信要求を出す。

上記組立ては従来より行なわれている各種手段により達
成される。

送信制御回路１４は上記送信要求を受けると直ちに単位
ビット群組立て回路１３に対して組立てた単位ビット群
を信号送出回路１５へ転送するように指示し、また同時
に信号送出回路１５に対して識別ビット（以下■Ｄパタ
ーンと呼ぶ）の送出と、これに続けて単位ビット群を送
出するように指示する。

即ち組立て終了信号が送信制御回路１４に与えられると
、送信匍擲回路１４のタイミング回路１６が動作してこ
れよりの信号により先ずゲート１７が開かれ、これを通
じてＩＤパターン発生器１８からＩＤパターン２０（第
４図）がオア回路１９を通じて送信回路２１へ供給され
る。

その送出後タイミング回路１６の信号によりゲート２２
が開らかれ、これを通じてレジスタ２３から組立てられ
たスタートビットＳＴ、ストップビットＳＰを含まない
１文字、即ち単位ビット群２４（第４図）がオア回路１
９を通じて送信回路２１へ送られる。

単位ビット群２４の送出が終ると、ゲート２４Ｇが開き
、これな通じてダミービット（以下Ｄビットと呼ぶ）２
５がＤビット発生器２６よりオア回路１９を通じて送信
回路２１へ送出される。

以下単位ビット群の組立てが完了するごとに同様のこと
が行なわれ、送信データは第４図に示すようになる。

ＩＤパターン２０は単位ビット群２４の先頭を受信装置
が識別できるように付加されるビットであり、同期伝送
路２８のビット列上で確実に識別しうるパターンをもつ
複数の連続したピットから成る。

一例として単位ビット群２４のビット数Ｎｄに１を加え
た数（Ｎｄ＋１）以上論理“１”または“０”を連続さ
せたビット列を含むようなパターン、例えばＮｄ＝６の
時”０１１１１１１１０”とすればよい。

送信回路２１は■Ｄパターン２０、単位ビット群２４、
Ｄビット２５を同期伝送路２８のクロツクに同期してそ
の同期伝送路２８に順次送出する。

Ｄビット２５は例えば特定極性のビットであり、次の信
号送出指示があるまで送出し続ける。

この同期伝送路２８においては多重伝送でもよく、その
場合は他の人回線からのデータが同様な形式とされ、こ
れ等とビットごとに多重化又は１単位ビット群ごとに多
重化される。

この同期伝送路２８のデータ伝送速度として要求される
速度Ｖ１は多重化されない場合はとなる。

こゝにＮｐはＩＤパターン２０のビット数、Ｍａｘ（Ｖ
ｉｎ）は入力信号のうちもつとも高速であるものの速度
、つまり単位時間当りの単位ビット群の数である。

分母で＋２されるのはスタートビットＳＴとストップビ
ットＳＰを加えるためである。

上記例ではＮｐ＝Ｎｄ＋３であり、従って同期伝送路２
８としてはデータ伝送速度が標準入力信号速度の２倍程
度以上であるものを準備すればよい。

次に本発明の第２の構成要素である受信装置の動作を第
１図、第４図、第５図を用いて説明する。

送受信装置１２が送出した ■Ｄパターン２０、単位ビット群２４及びＤビット２５
の連続したビット列は同期伝送路２８を介して同期伝送
され、受信装置２９の単位ビット群抽出回路３１に入力
される。

単位ビット群抽出回路３１は■Ｄパターン２０の検出を
行なって単位ビット群２４の先頭を知り、単位ビット群
２４の抽出を行ない、この抽出が終了すると受信制御回
路３２に対して処理要求を出す。

受信制御回路３２はこの処理要求を受けると、この直前
あるいはそれ以前の処理要求があった時刻との時間間隔
等を参照して人回線１１を介して入力された調歩同期デ
ータの速度偏差を検出する。

また単位ビット群分解回路３３の状態を調べ、それが「
空き」の状態ならば検出した速度偏差情報を転送し、か
つ単位ビーット群抽出回路３１に対し抽出した単位ビッ
ト群２４を単位ビット群分解回路３３に転送することを
指示する。

この時、もし単位ビット群分解回路３３が「直前の単位
ピット群を分解中」の状態ならば転送すべきデータを蓄
積し、「空き」の状態になるまで待ってから前述の処理
を行なう。

単位ビット群分解回路３９埠位ビット群抽出回路３１及
び受信匍脚回路３２からそれぞれ単位ビット群及び速度
偏差情報を受け取ると、この速度偏差情報に従って単位
ビット群２４を波形整形しながら分解し、出回線３４へ
送出する。

速度偏差情報が負であるとき、すなわち人回線１１を介
して入力された調歩同期データの速度が標準速度よりも
遅いと検出された場合は速度偏差情報を無視して標準速
度で単位ビット群２４を分解してもよい。

単位ピット群分解中は受信制御回路３２に対して「直前
の単位ビット群を分解中」の状態表示を行ない、逆に分
解すべき単位ビット群がない時は「空き」の状態表示を
行なうとともに出回線３４に対しては従来と同様に調歩
同期のストップビットをそのまゝ送出し続ける。

例えば第５図に示すように同期伝送路２８より受信信号
は多重伝送の場合は多重分離された後、■Ｄパターン検
出回路３５内のシフトレジスタ３６に入力され、設定回
路３７よりの局部ＩＤパターンと比較回路３８で比較さ
れ、両者が一致すると書込みパルス発生回路３９より単
位ビット群２４のビット数Ｎｄのパルスが発生され、こ
れにてゲート４１が開けられる。

よってＩＤパターン２０に続く単位ビット群２４はゲー
ト４１を通じてシフトレジスタ４２に書込まれる。

この書込み終了信号がパルス発生回路３９より得られ、
これにてシフトレジスタ４２０単位ビット群はバツファ
メモリ４３に移される。

また上記書込み終了信号によりゲート４４が開らかれ、
これに通じてクロツク発生回路４５からのクロツクがカ
ウンタ４６に供給され、これにて計数される。

その計数開始に先立ちカウンタ４６はリセットされる。

従って単位ビット群２４の書込みが終ってから、次の単
位ビット群２４の書込みが終るまでの時間がカウンタ４
６に計数される。

この計数値はリセットされる前にレジスタ４７に移され
る。

つまり前回の計数値がレジスタ４７にあり、これと今回
の計数値と力陶算回路４８にて引算され、単位ビット群
内の時間間隔の差が検出される。

回路４９はパルス発生回路であり、回路５１は僅かの遅
延を与える回路である。

このようにして各単位ビット群間の時間差、つまり速度
偏差に対応する信号が検出され、これは速度制御回路５
２へ供給され、制御クロツク発生回路５３のクロツク周
波数が制御される。

即ち人回線１１からのデータ速度が速くなり、上記書込
み終了信号の間隔が小さくなると、制御クロツク発生回
路５３の周波数が高くなり、このクロツクにより分解回
路５４における第２図に示した調歩同期データへの分解
速度が速くなる。

なお人回線１１の入カデータ速度が著しく変動すること
はないから、バツファメモリ４３は１個で十分である。

分解回路５４は従来用いられているものと同様のものを
使用することができ、その分解が終了するとそれを示す
出力が生じ、これが制御回路３２に供給され、制御回路
３２はバツファメモリ４３の内容を分解回路５４へ移す
。

次に本発明を実施するために必要となる速度偏差の検出
法の別の例を第６図を用いて説明する。

第６図は受信装置２９の一部であり、第５図で説明した
のと同一の動作を行なうパルス発生回路３９からの単位
ビット群２４の書込み終了信号によりゲート４４を開き
、クロック４５をカウンタ５６にて計数する。

このカウンタ５６は単位ビット群２４の到来時間の標準
時間でフルカウントにになるもので、このフルカウント
出力はゲート５７へ供給され、このゲート５７には分解
回路５４からの分解終了信号も供給される。

カウンタ５６がフルカウントになった時に、分解が終了
してないとアツプダウンカウンタ５８は＋１され、分解
が終了している時は−１される。

このアツプダウンカウンタ５８の内容は制御回路５２へ
供給されて分解速度を速くしたり遅くしたりする。

入力信号速度が標準速度よりも速い場合、受信装置２９
が分解送出する単位ビット群の数よりも受信する単位ビ
ット群の数が多くなる。

従って単位ビット群抽出回路３１が処理要求を出しても
単位ビット群分解回路３３が塞っていて単位ビット群を
転送することができずに待合せを行なう。

この待合せ時間を監視して出回線３４への単量ビット群
分解速度を待合せがなくなるように制御することにより
速度偏差を検出して単位ビット群分解速度を制御するこ
とと同様の効果が得られる。

次に、本発明を実施するために必要となる同期伝送路２
８での単位ビット群の識別法の別の例を第１図、第８図
を用いて説明する。

同期伝送路２８での単位ビット群の識別は第２図に示し
た調歩同期パターンと全く同一形式とすることもできる
。

即ち第７図に示すように、ＩＤビット２０、Ｄビット２
５はそれぞれ調歩同期のスタートビット、ストップビッ
トに相当し、信号送出回路１５は何も送るべきデータが
ない時はストップビットと同一極性のＤビット２５を送
出し、信号送出の指示が送信制御回路１４からあるとス
タートビットＳＴと同一極性のＩＤビット２０を１ビッ
ト続いて単位ビット群２４を送出する。

単位ビット群抽出回路３１はＤビット２５を連続受信す
る状態から受信を開始し、まずＩＤビット２０の検出を
行なう。

即ちＤビット２５の受信中に逆極性のビットが検出され
たならば、これをＩＤビット２０と判断し、これに続く
Ｎｄ個のビットを単位ビット群２４として抽出する。

単位ビット群２４として受信終了した直後のビットがス
トップピットＳＰと同一極性ならばＤビット２５を正常
に受信できたと判断し、ＩＤビット２０を検出する状態
にもどる。

この場合に要求される同期伝送路２Ｂのデータ伝送速度
■２はＶ２≧Ｍａｘ（Ｖｉｎ）となる。

第７図の例ではＤビット２５のビット数が少ないと、受
信装置２９で１度検出誤りをすると、ＩＤパターン２０
を正しく検出することが困難になることがある。

よって第８図に示すように同期伝送路２８のデータ伝送
速度を標準の入力信号速度の２倍程度以上とすることに
よりＤビット２５が（Ｎｄ＋１）以上必ず連続するよう
にすることもできる。

すなわち信号送出回路１５は何も送るベキデータがない
時はストップビットと同一極性のＤビット２５を送出し
、信号送出の指示が送信制御回路１４からあるとスター
トビットと同一極性のＩＤビット２０、続いて単位ビッ
ト群２４を送出する。

その後Ｄビット２５の送出を行ない次の信号送出の指示
持ちの状態にもどるが、この状態は少なくともＤビット
２５を（Ｎｄ＋１）個以上送出する間だけは持続する。

単位ビット群抽出回路３１はストップビットと同一極性
のビットを最低（Ｎａ＋１）個だけ連続受信した後、こ
れらがＤビット２５であると判断し、ＩＤビット２０を
検出する状態に移行する。

その後Ｄビット２５と逆特性のビットを受信するとこの
ビットがＩＤビット２０と判断し、次のビットからＮｄ
個のビットを単位ビット群２４として抽出し、Ｄビット
２５を（Ｎｄ＋１）個だけ受信する状態にもどる。

この周期的動作は単位ビット群を受信するごとに行なわ
れる。

この場合に要求される同期伝送路のデータ伝送速度■３
は となる。

上述においては単量ビット群の到来時間間隔を単位ビッ
ト群の書込み終了間隔で検出したが、ＩＤパターン２０
の検出間隔としてもよい。

以上述べたようにこの発明によれば端末装置のクロツク
で送られてきた、つまり非同期の調歩同期データを、こ
れと無関係のクロックで伝送制御される同期伝送路に対
して、単位ビット群ごとにその先頭を識別できる１〜複
数ビットの識別ビットを付加したものを単位として伝送
することにより、上記■１〜Ｖ３にて示したように同期
伝送路２８の伝送速度は非同期データの標準速度の２倍
程度で伝送でき、従来のサンプリング方式、変化点コー
ディング方式が１０倍程度もの高速度を必要としたこと
からすると、著しく低速度で伝送でき、多重化して伝送
する場合は多重度を大きくすることができる。

このような伝送であるため、発信端末の経年変化や入力
端末が異なることなどにより入力調歩同期データ速度と
、単位ビット群分解速度とが正確には一致しない場合が
生じるが、上述したように速度偏差を検出して分解速度
を制御することにより、到来データ速度が速くてこれが
オーバフローして消失してしまうおそれはない。

伝送すべきデータの単点歪又は調歩歪は波形再生機能に
より吸収され異種伝送路との接続でその前後の伝送路の
歪を完全に分離できる。

【図面の簡単な説明】

第１図は本発明による調歩同期データの同期伝送方式の
実施例を示す構成図、第２図は調歩同期データの例を示
す図、第３図は送信装置の一部の具体例を示す図、第４
図は同期伝送路上での伝送フォーマットを示す図、第５
図は受信装置の要部の具体例を示す図、第６図はその一
部変形例を示す図、第Ｔ図及び第８図はそれぞれ同期伝
送路上の伝送フォーマットの他の例を示す図である。 １１：人回線、１２：送信装置、１３：単位ビット群組
立て回路、１５：信号送出回路、１４：送信制御回路、
２０：ＩＤパターン、２４：単位ビット群、２５：Ｄビ
ット、２８：同期伝送路、２９：受信装置、３１：単位
ビット群抽出回路、３２：単位ビット群分解回路、３３
：受信制御回路、３４：出回線。

Claims (1)

【特許請求の範囲】
1. １ 調歩同期データの１エレメントの情報を同期伝送路
   の１ビットに対応させて同期伝送する伝送方式において
   、上記同期伝送路の両端に調歩同期データを同期伝送す
   るための送信装置と同期伝送された情報を調歩同期デー
   タにもどす受信装置を設置し、上記送信装置では人回線
   から送られてくる調歩同期データを調歩同期が取られて
   いる調歩単位ごとに単位ビツト群に組立てることにより
   受信するとともに、上記同期伝送路に対しては上記人回
   線から受信した調歩同助データが存在する場合は上記単
   位ビット群の情報の先頭であることを示すための識別ビ
   ットを付加し、上記単位ビット群と上記識別ビットの各
   エレメントを上記同期伝送路の１ビットに充当して同期
   伝送し、また上記入回線から受信する調歩同期データが
   ない場合には特定極性のダミービットを上記同期伝送路
   の１ビットに充当して同期伝送し、上記受信装置では上
   記送信装置から送られてくる受信ビット列から上記識別
   ビットを検出することによって上記単位ビット群の内容
   を示す有効ビット群の抽出を行うとともに上記有効ビッ
   ト群が到着する時間間隔から上記人回線から送られた上
   記調歩同期データの速度偏差を算出し、該速度偏差にも
   とすいて上記受信装置に設けた速度制御回路を制御し、
   上記受信装置の出回線にデータを送出する分解回路の分
   解速度を決定し、上記出回線ヘ調歩同期の形式で上記有
   効ビット群の各エレメントを送出することを特徴としだ
   調歩同期データの同期伝送方式。