JPS5836367B2 - 入出力制御装置における電源供給方式 - Google Patents
入出力制御装置における電源供給方式Info
- Publication number
- JPS5836367B2 JPS5836367B2 JP53101281A JP10128178A JPS5836367B2 JP S5836367 B2 JPS5836367 B2 JP S5836367B2 JP 53101281 A JP53101281 A JP 53101281A JP 10128178 A JP10128178 A JP 10128178A JP S5836367 B2 JPS5836367 B2 JP S5836367B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- central processing
- control device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
本発明は入出力制御装置の電源断によりシステムダウン
の起らないよう電源を供給する方式に関する。
の起らないよう電源を供給する方式に関する。
従来時分割制御される入出力制御装置に対する電源接続
は第１図に示すようになっている。
は第１図に示すようになっている。
即ちチャネルを含むことが適当な中央処理装置がＣＣＯ
，ＣＣＩ ，・・・・・・ＣＣｎのように複数あって
、それらが共通に設けられた入出力制御装置ＩＯＣを制
御し、ＩＯＣにはタイプライタＴＹＰ，磁気テープＭＴ
等の複数の入出力装置が接続されている。
，ＣＣＩ ，・・・・・・ＣＣｎのように複数あって
、それらが共通に設けられた入出力制御装置ＩＯＣを制
御し、ＩＯＣにはタイプライタＴＹＰ，磁気テープＭＴ
等の複数の入出力装置が接続されている。
ＰＷＯ ，ＰＷ１ ，・・・・・・ＰＷｎは中央処理装
置所属の各電源を示し、ＩＰＷは入出力制御装置ＩＯＣ
に対する電源を示している。
置所属の各電源を示し、ＩＰＷは入出力制御装置ＩＯＣ
に対する電源を示している。
中央処理装置の一つが入出力制御装置を介して入出力装
置にアクセス中のとき、他の中央処理装置は待機中とな
っている。
置にアクセス中のとき、他の中央処理装置は待機中とな
っている。
入出力制御装置電源ＩＰＷは中央処理装置所属の電源と
全く別個にすることが通常である。
全く別個にすることが通常である。
これは電源をすべて共通にしておくと故障時に全部のシ
ステムがダウンするからである。
ステムがダウンするからである。
しかし第１図において電源ＩＰＷが断となれば、たとえ
中央処理装置の電源が正常である場合もシステムダウン
となる。
中央処理装置の電源が正常である場合もシステムダウン
となる。
したがって入出力制御装置ＩＯＣを介して各中央処理装
置から、該入出力制御装置ＩＯＣ配下の入出力装置を時
分割で制御するようなシステムでは電源ＩＰＷとして故
障発生の少ない高価なものを選定する必要があった。
置から、該入出力制御装置ＩＯＣ配下の入出力装置を時
分割で制御するようなシステムでは電源ＩＰＷとして故
障発生の少ない高価なものを選定する必要があった。
本発明の目的は前述の欠点を改善し、複数の中央処理装
置のうち入出力装置にアクセスする中央処理装置所属の
電源より入出力制御装置に電力を供給し、簡易な構成と
した電力供給方式を提供するにある。
置のうち入出力装置にアクセスする中央処理装置所属の
電源より入出力制御装置に電力を供給し、簡易な構成と
した電力供給方式を提供するにある。
以下図面に示す本発明の実施例について説明する。
第２図に示す第１実施例は２個の中央処理装置が単一の
入出力制御装置を制御する最も単純な場合である。
入出力制御装置を制御する最も単純な場合である。
第２図において第１図と同一符号は同様のものを示し、
ＦＦは経路フリツプフロツプ、ＲＬは入出力制御装置内
のリレー、ＤＲはリレーＲＬを駆動する回路、ｒｌはリ
レーＲＬの接点を示す。
ＦＦは経路フリツプフロツプ、ＲＬは入出力制御装置内
のリレー、ＤＲはリレーＲＬを駆動する回路、ｒｌはリ
レーＲＬの接点を示す。
経路フリツプフロツプＦＦとリレー駆動回路ＤＲの動作
電源は小容量のもので良いから内蔵させておく。
電源は小容量のもので良いから内蔵させておく。
経路フリツプフロツプは入出力制御装置を制御可能とし
ている中央処理装置が何れであるかの状態指示を行ない
、且つ何れの中央処理装置からの制御によってもその状
態を反転させることができる。
ている中央処理装置が何れであるかの状態指示を行ない
、且つ何れの中央処理装置からの制御によってもその状
態を反転させることができる。
しかし入出力装置起動命令（ＳＩＯ命令）等によっては
反転させることができない。
反転させることができない。
一方の中央処理装置例えばＣＣＯが入出力制御装置ＩＯ
Ｃを介して入出力装置とのデータ授受などを実行する制
御動作の開始直前に信号経路ＳＧＲを利用しフリツプフ
ロツプＦＦの状態を反転させる。
Ｃを介して入出力装置とのデータ授受などを実行する制
御動作の開始直前に信号経路ＳＧＲを利用しフリツプフ
ロツプＦＦの状態を反転させる。
例えばフリツプフロツプの反転した側に接続されている
駆動回路ＤＲを例えば通電する構成としておけばリレー
ＲＬが動作する。
駆動回路ＤＲを例えば通電する構成としておけばリレー
ＲＬが動作する。
そのためリレー接点ｒｌが中央処理装置ＣＣＯ側に切換
り、以後は中央処理装置ＣＣＯの電源ＰＷＯにより入出
力制御装置ＩＯＣは本来の動作即ち自己配下の入出力装
置に対し所定の制御動作を行なう。
り、以後は中央処理装置ＣＣＯの電源ＰＷＯにより入出
力制御装置ＩＯＣは本来の動作即ち自己配下の入出力装
置に対し所定の制御動作を行なう。
例えば入出力制御装置ＩＯＣがフロツピディスク制御装
置のとき動作電源は＋５Ｖ ，＋１ ２Ｖのように異な
る電圧の直流電圧源を必要とする。
置のとき動作電源は＋５Ｖ ，＋１ ２Ｖのように異な
る電圧の直流電圧源を必要とする。
前述の実施例により中央処理装置ＣＣにおけるメモリ用
電源＋１２■の線をルート切替えのとき同時に切替える
と、入出力制御装置ＩＯＣに＋１２Ｖを供給でき、＋１
２■の電源を格別設ける必要がない。
電源＋１２■の線をルート切替えのとき同時に切替える
と、入出力制御装置ＩＯＣに＋１２Ｖを供給でき、＋１
２■の電源を格別設ける必要がない。
第３図は本発明の他の実施例を示し、より多くの中央処
理装置が単一の入出力制御装置ＩＯＣを制御する場合を
示している。
理装置が単一の入出力制御装置ＩＯＣを制御する場合を
示している。
この場合第２図の経路フリツプフロツプＦＦは当該中央
処理装置が入出力制御装置を制御中か否かを示すためそ
れぞれ中央処理装置ＣＣ内に設けられる。
処理装置が入出力制御装置を制御中か否かを示すためそ
れぞれ中央処理装置ＣＣ内に設けられる。
ＤＬは該フリツプフロツプによって制御されるリレーを
、ｄｌはその接点を示す。
、ｄｌはその接点を示す。
したがって或る中央処理装置例えばＣＣＯが入出力制御
装置ＩＯＣを制御するときはＦＦＯをセットし、ＩＯＣ
制御を表示する信号をリレーＤＬに与えると、接点ｄｌ
ｏが閉じ、入出力制御装置ＩＯＣに電力が供給される。
装置ＩＯＣを制御するときはＦＦＯをセットし、ＩＯＣ
制御を表示する信号をリレーＤＬに与えると、接点ｄｌ
ｏが閉じ、入出力制御装置ＩＯＣに電力が供給される。
この場合入出力制御装置ＩＯＣは電力供給がなされたと
きから動作開始とすることができ、フリツプフロツプＦ
Ｆの動作電源を準備しておく必要もなく、入出力制御装
置の側が第２図の場合と比較しより簡易となる。
きから動作開始とすることができ、フリツプフロツプＦ
Ｆの動作電源を準備しておく必要もなく、入出力制御装
置の側が第２図の場合と比較しより簡易となる。
以上は入出力制御装置が単一の場合について説明したが
、制御装置が複数設けられている場合は中央処理装置に
おいて適宜指示することにより各入出力制御装置は図示
例と同様に動作させることができる。
、制御装置が複数設けられている場合は中央処理装置に
おいて適宜指示することにより各入出力制御装置は図示
例と同様に動作させることができる。
このようにして本発明によると入出力制御装置には個有
の電源を設ける必要がなく、そのため動作可能の中央処
理装置と接続されれば必ず入出力制御装置が動作するか
ら、入出力制御装置の電源断によるシステムダウンとい
うことは発生しない。
の電源を設ける必要がなく、そのため動作可能の中央処
理装置と接続されれば必ず入出力制御装置が動作するか
ら、入出力制御装置の電源断によるシステムダウンとい
うことは発生しない。
したがって電子計算機システムとして高価な電源を準備
する必要がなく、構成簡易で安価にできる。
する必要がなく、構成簡易で安価にできる。
第１図は従来の電源供給方式を説明する図、第２図・第
３図は本発明の各実施例を示す構成図である。 ＣＣ・・・・・・中央処理装置、ＩＣＯ・・・・・・入
出力制御装置、ＰＷ，ＩＰＷ・・・・・・電源、ＦＦ・
・・・・・フリツプフロツプ、ＲＬ，ＤＬ・・・・・・
リレー、ｒｌ ，ｄｌ・・・・・・接点。
３図は本発明の各実施例を示す構成図である。 ＣＣ・・・・・・中央処理装置、ＩＣＯ・・・・・・入
出力制御装置、ＰＷ，ＩＰＷ・・・・・・電源、ＦＦ・
・・・・・フリツプフロツプ、ＲＬ，ＤＬ・・・・・・
リレー、ｒｌ ，ｄｌ・・・・・・接点。
Claims (1)
- １ 複数の中央処理装置から共通に設けられた入出力制
御装置を介して複数の入出力装置を制御するシステムに
おける該入出力制御装置において、前記複数の中央処理
装置のうち、或る中央処理装置が前記入出力制御装置を
使用する場合、前記入出力制御装置を介して入出力装置
とのデータ授受などを実行する制御動作の開始直前から
、前記或る中央処理装置所属の電源部より前記入出力制
御装置に対し電源電力を供給することを特徴とする入出
力制御装置における電源供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53101281A JPS5836367B2 (ja) | 1978-08-19 | 1978-08-19 | 入出力制御装置における電源供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53101281A JPS5836367B2 (ja) | 1978-08-19 | 1978-08-19 | 入出力制御装置における電源供給方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5528177A JPS5528177A (en) | 1980-02-28 |
| JPS5836367B2 true JPS5836367B2 (ja) | 1983-08-09 |
Family
ID=14296473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53101281A Expired JPS5836367B2 (ja) | 1978-08-19 | 1978-08-19 | 入出力制御装置における電源供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836367B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589488A (ja) * | 1981-07-09 | 1983-01-19 | Pioneer Electronic Corp | 複数の中央演算処理装置を有するシステムの中央演算処理装置の復帰機構 |
| JPH11259184A (ja) | 1998-03-11 | 1999-09-24 | Nec Shizuoka Ltd | 外部インタフェース回路 |
| JP4825642B2 (ja) * | 2006-11-13 | 2011-11-30 | 株式会社村田製作所 | 電力供給方法、電力供給装置、電源装置および通信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334080A (en) * | 1976-09-10 | 1978-03-30 | Matsushita Electric Works Ltd | Time sharing multiplex transmission system |
-
1978
- 1978-08-19 JP JP53101281A patent/JPS5836367B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5528177A (en) | 1980-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4919752B2 (ja) | 記憶制御装置 | |
| JPS5836367B2 (ja) | 入出力制御装置における電源供給方式 | |
| JPS6163965A (ja) | フロツピ−デイスク装置 | |
| JPH04322140A (ja) | 電源制御方式 | |
| JPH11327811A (ja) | ディスクアレイの制御方法及びディスクアレイ装置 | |
| JPS61283088A (ja) | 磁気記憶システム | |
| JPS6326892A (ja) | メモリ装置 | |
| JPH0253804B2 (ja) | ||
| JPH04259989A (ja) | 電源制御方式 | |
| JPS5931743B2 (ja) | 二重化システム | |
| JPH0610502Y2 (ja) | 磁気記録再生装置 | |
| JPS5812033A (ja) | 電源自動集中管理装置 | |
| JP3080882B2 (ja) | データ退避復元システム | |
| JPS58212640A (ja) | デツキコントロ−ル回路 | |
| JPS62129904A (ja) | 磁気記録再生装置の電源制御装置 | |
| JPH036037Y2 (ja) | ||
| JP2564090Y2 (ja) | データ記録回路 | |
| JPS6158019A (ja) | 電源維持装置 | |
| KR960009131Y1 (ko) | 브이 씨 알의 플레이 복원회로 | |
| JPH02232752A (ja) | メモリ管理方法 | |
| JPH0510749B2 (ja) | ||
| JPH01113955A (ja) | 磁気デイスク装置 | |
| JPS6356571B2 (ja) | ||
| JPS5856001A (ja) | 分散型マイクロコントロ−ラ電源のｎ「あ」１バツクアツプ方式 | |
| JPH0244449A (ja) | 電子デイスク装置 |