JPH0253804B2 - - Google Patents

Info

Publication number
JPH0253804B2
JPH0253804B2 JP56213659A JP21365981A JPH0253804B2 JP H0253804 B2 JPH0253804 B2 JP H0253804B2 JP 56213659 A JP56213659 A JP 56213659A JP 21365981 A JP21365981 A JP 21365981A JP H0253804 B2 JPH0253804 B2 JP H0253804B2
Authority
JP
Japan
Prior art keywords
power supply
processing unit
central processing
power
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56213659A
Other languages
English (en)
Other versions
JPS58115511A (ja
Inventor
Takeshi Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56213659A priority Critical patent/JPS58115511A/ja
Publication of JPS58115511A publication Critical patent/JPS58115511A/ja
Publication of JPH0253804B2 publication Critical patent/JPH0253804B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 (i) 発明の技術分野 本発明は、中央処理装置と複数のメモリ装置と
中央処理装置よりアクセス可能な現時刻を刻む時
計であるタイマおよび周辺装置とを有するデータ
処理システムに関する。
(ii) 技術の背景 中央処理装置、複数のメモリ装置、中央処理装
置よりアクセス可能な現時刻を刻む時計であるタ
イマ、および周辺装置で構成されているデータ処
理システムにおいて自動運転を行なう場合は、外
部に自動運転制御装置を設けて、該自動運転制御
装置からの信号により、データ処理システム内の
すべての装置の電源供給を開始させ、またデータ
処理システムの動作が不用のときには、該自動運
転制御装置がシステム全体の電源を切断してい
た。
したがつて、省エネルギー化が図れ、ハードウ
エアの寿命を促進し、夜間などの安全性を確保し
ていた。
(iii) 従来技術と問題点 第1図は従来の自動運転制御装置を備えたデー
タ処理システム図である。
図において、1はメモリ装置、2は中央処理装
置、3は入出力制御装置、4は電源供給装置、5
は自動運転制御装置である。
メモリ装置1、中央処理装置2、入出力制御装
置8は電源供給装置4に接続され、該電源供給装
置4は自動運転制御装置5に接続されている。さ
らに、電源供給装置4と自動運転制御装置5には
電源が接続されてある。
いま、電源供給装置4と自動運転制御装置5を
電源に接続し、データ処理システムを起動させる
とする。自動運転制御装置5から電源投入信号が
送出されると、電源供給装置4を通りメモリ装置
1、中央処理装置2、入出力制御装置3のそれぞ
れに電源が供給される。
ところで、一定時刻のみしかシステムを使用し
ないときは、省エネルギー、ハードウエアの寿
命、安全体を考えて、システムの電源すべてを自
動運転制御装置5で切断して時間になると、シス
テムの電源投入を行つていた。しかし、このよう
にシステムの電源すべての投入、切断には次のよ
うな問題がある。つまり、自動運転制御装置5を
システムの外部に設けなければならず、その分の
設置スペースが必要である。また、自動運転制御
装置5は一般に高価でもある。大きな電源容量を
必要としている。
また、自動運転制御装置5にある内部の制御
は、中央処理装置2の中にある制御とほぼ同一で
あり、同じような機能を重複して2個、1システ
ム内に持つているという無駄があつた。
(iv) 発明の目的 本発明は上記重複する機能の無駄をはぶき、設
置面積を小さくするとともに、装置価格の低下さ
せることを目的としている。
(v) 発明の構成 本発明は、中央処理装置と該複数のメモリ装置
と中央処理装置よりアクセス可能な現時刻を刻む
時計であるタイマ、および周辺装置とを有するデ
ータ処理システムにおいて、中央処理装置と少な
くとも1つのメモリ装置とタイマとで構成される
第1のグループに電源を供給する第1の電源供給
装置と、該メモリ装置以外のメモリ装置と周辺装
置とで構成される第2のグループに対して電源を
供給する第2の電源供給装置とを設けるととも
に、該中央処理装置が第2の電源供給装置の電源
供給開始を少なくとも可能ならしめる構成とし、
上記第2の電源供給装置が電源を供給していない
ときには、常に、上記中央処理装置は上記タイマ
より現在時刻を読み出し、上記第1のグループ内
のメモリ装置に格納されているカレンダデータと
比較する処理を比較結果が不一致の限りくりかえ
し行ない、一致したら上記第2の電源供給装置に
対して電源の供給を開始するよう制御したことに
よつて達成される。
(vi) 発明の実施例 以下、本発明を図面を用いて詳細に説明する。
第2図は本発明実施例である。図において、6
は第2のメモリ装置、7は第1のメモリ装置、2
は第1図と同様の中央処理装置、8は中央処理装
置2よりアクセス可能な現時刻を刻む時計である
タイマ、9は周辺装置で、フロツピーデイスク制
御機構(FPC)、デイスク制御機構(SFC)、磁
気テープ制御機構(MTC)、入出力制御機構
(IOC)、内蔵フロツピーデイスク(FPD)、内蔵
デイスク(DISK)が含まれており、11は第2
の電源供給装置、10は第1の電源供給装置、1
2は電源制御装置である。
第1のメモリ装置7、中央処理装置2、タイマ
8を第1のグループと呼び、該グループは第1の
電源供給装置10が、第2のメモリ装置6、周辺
装置9は第2のグループとして、該グループには
第2の電源供給装置11が接続されており、第1
および第2の電源供給装置10,11には電源制
御装置12が接続されている。また、中央処理装
置2は電源制御装置12に接続している。
尚、電源制御装置12には、100Vの商用電源
が接続されている。電源制御装置12は商用電源
に接続状態にあれば、第1の電源供給装置10に
は常に電源を供給するよう構成されており、商用
電源への接続が行なわれれば、第1のメモリ装置
7、中央処理装置2、タイマ8が起動される。さ
らに中央処理装置2からの信号により電源制御装
置12は第2の電源供給装置11に電源を投入す
る構成となつている。
通常、システムが停止している状態では電源制
御装置12は第1の電源供給装置10にのみ電源
を送るよう切り換えている。第1のメモリ装置7
では全システムが処理状態にするための日、時等
のカレンダデータが格納されている。タイマ8は
現時刻を刻む時計である。この第1のメモリ装置
7にあるカレンダデータと、タイマ8より読み出
された現在時刻とを、中央処理装置2が常に比較
している。そしてメモリ装置7に格納されていた
カレンダ機構とタイマ8の時刻が一致したとする
と、中央処理装置2は一致したことによつて、電
源制御装置12へ信号を送り、第2の電源供給装
置11に電源が投入される。これによつて第2の
電源供給装置11は第2のグループである第2の
メモリ装置6、周辺装置9への電源の供給を行な
い、それによつて全システムが起動し、処理操作
を行なう。
ところで処理操作が終了したら、従来と同様に
電源を切断しシステムは停止されるがメモリ装置
7には停止される時点にはすでに処理を開始する
時刻が格納されている。
尚、再び処理を開始するまで電源制御装置12
は第1、第2の電源供給装置10,11に供給し
ていた電源を、第1の電源供給装置10のみに投
入するように切り換えられている。そして前記動
作をくりかえし所定時刻がくるまで、メモリ装置
7に格納されている第2グループの開始時刻と現
在時刻を中央処理装置2が比較を行なつていく。
これより、中央処理装置2、第1のメモリ装置
7およびタイマ8が常時生きており、該メモリ装
置7には、タイマとカレンダデータとを比較し、
不一致の限り比較を繰り返し、一致したら電源投
入を供給するようなプログラムを格納したので従
来のような自動電源制御装置を特に必要とせず
に、システムの電源投入、切断を行なうことがで
きる。尚、第1の電源供給装置10は電源制御装
置12を通さずに常に生かしておく状態にしても
良いし、さらに第1のメモリ装置7を中央処理装
置2の中に設けていても可能である。
(vii) 発明の効果 以上、詳細に説明したように、システムの機
構、装置を第1のグループ、第2のグループに分
け、それぞれ別々に電源供給装置を設けたことに
よつて、外部に特別な自動電源制御装置を必要と
せずにシステムの自動運転を行なうことができ、
省エネルギー対策に非常に役立つ。
【図面の簡単な説明】
第1図は従来例、第2図は本発明実施例であ
る。 図において、1は主記憶装置、2は中央処理装
置、3は入出力制御装置、4は電源供給装置、5
は自動運転制御装置、6は第2の主記憶装置、7
は第1の主記憶装置、8はタイマ、15は第2の
電源供給装置、16は第1の電源供給装置、17
は電源制御装置である。

Claims (1)

    【特許請求の範囲】
  1. 1 中央処理装置と複数のメモリ装置と該中央処
    理装置よりアクセス可能な現時刻を刻む時計であ
    るタイマおよび周辺装置とを有するデータ処理シ
    ステムにおいて、中央処理装置と少なくとも1つ
    のメモリ装置とタイマとで構成される第1のグル
    ープに電源を供給する第1の電源供給装置と、該
    メモリ装置以外のメモリ装置と周辺装置とで構成
    される第2のグループに対して電源を供給する第
    2の電源供給装置とを設けるとともに該中央処理
    装置が第2の電源供給装置の電源供給開始を少な
    くとも可能ならしめる構成とし、上記第2の電源
    供給装置が電源を供給していないときには、常
    に、上記中央処理装置は上記タイマより現在時刻
    を読出し、上記第1のグループ内のメモリ装置に
    格納されているカレンダデータと比較する処理を
    比較結果が不一致の限り繰返し行ない、一致した
    ら上記第2の電源供給装置に対して電源の供給を
    開始するよう制御したことを特徴とするデータ処
    理システム。
JP56213659A 1981-12-29 1981-12-29 デ−タ処理システム Granted JPS58115511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56213659A JPS58115511A (ja) 1981-12-29 1981-12-29 デ−タ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56213659A JPS58115511A (ja) 1981-12-29 1981-12-29 デ−タ処理システム

Publications (2)

Publication Number Publication Date
JPS58115511A JPS58115511A (ja) 1983-07-09
JPH0253804B2 true JPH0253804B2 (ja) 1990-11-19

Family

ID=16642823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56213659A Granted JPS58115511A (ja) 1981-12-29 1981-12-29 デ−タ処理システム

Country Status (1)

Country Link
JP (1) JPS58115511A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE202224T1 (de) * 1993-10-04 2001-06-15 Elonex Technologies Inc Verfahren und vorrichtung für eine optimierte leistungsversorgung für eine rechnereinrichtung
US5542035A (en) * 1993-10-27 1996-07-30 Elonex Technologies Timer-controlled computer system shutdown and startup

Also Published As

Publication number Publication date
JPS58115511A (ja) 1983-07-09

Similar Documents

Publication Publication Date Title
US6393573B1 (en) Power management for automotive multimedia system
US5765001A (en) Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level
US5920727A (en) Timer-controlled computer system shutdown and startup
EP1083475B1 (en) Power management in automotive computer systems during engine ignition
JPH0113573B2 (ja)
JP2919872B2 (ja) 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム
JPH02289863A (ja) パワーモード切換方法
JP2912349B1 (ja) ディスクアレイの制御方法及びディスクアレイ装置
CN1293461C (zh) 一种将电脑系统状态挂起的方法
JP2862704B2 (ja) 電源装置
JPS58115511A (ja) デ−タ処理システム
JPH04259989A (ja) 電源制御方式
JP2000100053A (ja) 磁気ディスク装置の省電力管理装置
JPH06149483A (ja) コンピュータシステム
JPH03201261A (ja) ディスク記憶装置のパワーセーブ運転方式
JPS5836367B2 (ja) 入出力制御装置における電源供給方式
JP2529707B2 (ja) 停電検知方式
JPS6375913A (ja) パ−ソナルコンピユ−タ用電力制御装置
JPH04178855A (ja) パーソナルコンピュータ
EP0621526A1 (en) Method and apparatus for powering up and powering down peripheral elements
JP2943222B2 (ja) 電子ディスク装置
JP3080882B2 (ja) データ退避復元システム
JPH0516050B2 (ja)
CN115827071A (zh) 一种中止电源管理系统待机操作的方法及系统
JP3080849B2 (ja) 入出力デバイスの電源オン/オフ回路