JPS5836784B2 - 文字信号発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、文字パターン記憶回路内に記憶している文字
パターン信号に比して出力文字パターン信号を構成する
ドットの数をドットの細分化により増大させて記憶文字
パターンより遥かに高精細度の出力文字パターンを発生
させるようにした文字信号発生装置に関するものである
。

従来、文字パターンを構成する文字信号を電子的に発生
させて画像表示装置に表示するには、必要な種類の文字
をそれぞれ表わす多数のドットパターンをそれぞれ構成
する”１”，“０”の形態のデイジタル文字信号を、あ
らかじめデイジタルメモリに記憶させておき、所望の文
字を表わすデイジタル信号をそのままの形態で読出して
他のメモリに所望の順序に配列して一旦記憶させ、これ
を繰返し再生して表示装置に表示するようにしていた。

しかして、多数の文字信号をあらかじめ記憶させておく
デイジタルメモリの容量から、それぞれの文字を構成す
るドットパターンのドット数に制限を受けるので、文字
パターンを構成するドットの数が少ないときには、例え
ば６％”なる文字を表わすドットパターンは第１図に示
すようになり、図示のごとく、１文字を横に７個、縦に
９個、計６３個のドットで表わしたのでは文字の精細度
が甚しく低下して判読し難くなる。

これに対して、１文字を構成するドットを縦横に４分割
してその数を横、縦ともに２倍にし、横に１４個、縦に
１８個、計２５２個のドットで１文字を表わせば、第２
図に示すように、文字パターンの精細度が格段に向上し
て高品位の文字を表示することができる。

しかしながら、１文字あたりのドット数を増大させると
所要数の文字パターンを記憶させておくデイジタルメモ
リの容量が膨大となるか、記憶しつる文字の数が制限さ
れることになり、いずれの場合にも経済上もしくは運用
上実用に供し難くなる。

本発明の目的は、上述の問題を解決するために、文字パ
ターンを表わすデイジタル信号を記憶させるデイジタル
メモリの容量を必要最小限度としたままで、そのデイジ
タルメモリから読出したそれぞれの文字パターン信号を
回路的に処理することにより、１文字あたりのドット数
を増大させたのと等価の高精細度を有する文字パターン
信号を発生させるようにした文字信号発生装置を提供す
ることにある。

本発明の他の目的は、上述のごとく、文字パターン記憶
用のデイジタルメモリの容量を必要最小限に留めて増大
させることなく、そのデイジタルメモリからの読出し信
号を処理する回路の構成を簡単にして、低廉な製作費に
より高品位の文字信号を発生させるようにした文字信号
発生装置を提供することにある。

すなわち、本発明文字信号発生装置は、例えば第１図に
示したようなドット構成の記憶文字パターンの各ドット
を、横縦ともに２分割して細分化することによりそれぞ
れ４個のドットをもって構成し、例えば第２図に示した
ような構成の再生文字ハターンを発生させるために、記
憶文字パターンの各ドットを表わすデイジタル信号とそ
れぞれのドットの周囲に位置するドットの表わすデイジ
タル信号との比較対応によって、当該ドットを４分割し
て構成する再生文字パターン信号の各ドットを表わすデ
イジタル信号を形成し、もって、記憶文字パターンの補
間を行なうようにしたものであり、行列配置して文字パ
ターンを構成するドットをそれぞれ表わす複数個のデイ
ジタル信号を記憶する文字パターン記憶回路と、それぞ
れのドツトに対応させて前記文字パターン記憶回路に記
憶した前記デイジタル信号と少なくとも前記それぞれの
ドットにそれぞれ隣接する２個のドットに対応する２個
の前記デイジタル信号の論理積との論理和よりなる４個
のデイジタル信号をもって前記それぞれのドットを細分
化したドットを表わすデイジタル出力信号とする高精細
度化回路と、その高精細度化回路から並列に取出した前
記デイジタル出力信号を時系列デイジタル信号に変換す
る並直列変換回路とを備え、前記時系列デイジタル信号
を文字信号出力とすることを特徴とするものである。

以下に図面を参照して本発明を詳細に説明する。

まず、従来の文字信号発生装置の概略構成を第３図に示
す。

第３図示の構成においては、文字パターン記憶回路１に
必要な各種の文字パターン信号をあらかじめ記憶させて
おき、それらの文字パターン信号のうち、ある文字パタ
ーン信号の読出しを指令する際に印加する文字パターン
指定信号と、文字パターンを構戒する例えば第１図に示
したような６３個のドット群におけるそれぞれのドット
の読出しアドレスを指定するアドレス指定信号とにより
駆動して、例えば第１図に示したような文字パターンを
例えば各列並列に読出し、その並列読出し信号を、例え
ば文字パターンの１行分相当のシフトレジスタにより構
或した並直列変換回路２に一斉に転送して時系列の直列
信号に変換したうえで出力文字信号として取出す。

上述した従来装置における文字信号読出し動作の説明、
並びに後述する本発明文字信号発生装置の構或および作
用の説明を簡単にするために、便宜上、以下の説明にお
いては、各文字を表わす文字パターンを、第４図に示す
ように、横、縦ともに４個ずつ、すなわち、１文字あた
り１６個のドット構成にして文字パターン記憶回路にあ
らかじめ記憶させておくものとする。

しかして、第３図示の従来装置においては、文字パター
ン指定信号により選び出した第４図示の構成のドット群
毎に、更に、アドレス指定信号により、Ａ−Ｄの各列を
並列に、１〜４の各行のドット信号を順次に指定して並
列読出しを行ない、それら各列Ａ−Ｄを並列に読出した
ドット信号を並直列変換回路２に転送して適宜のドット
順次の直列信号に変換し、通常の画像信号と同様にして
伝送しうるようにする。

なお、各列Ａ−Ｄ毎の行指定は２ビット構成のアドレス
指定信号によって行なう。

上述した従来装置におけるドット信号の読出しに対して
、本発明装置においては、第４図示のドット構成におけ
る各ドットをそれぞれ横、縦ともに２分割して４個の小
ドットによって構成し、各文字パターンを第５図に示す
ようなドット構成にして読出したと同等の読出し信号の
処理を行なう。

すなわち、第４図示の記憶文字パターンのドット構成に
おける例えば１人のドットを、第５図示の読出し文字パ
ターンのドット構或においては１ａｌ，１ａ２，１ａ３
，１ａ４の４個の小ドットをもって構成する。

しかしながら、前述した第１図示の文字パターンと第２
図示の文字パターンとを比較すれば明らかなように、読
出した文字パターンの精細度を向上させるには、単に、
記憶パターンの各ドットを４個の小ドットに細分した形
にして読出しパターンを構或するだけではなく、第６図
ａおよびｂにそれぞれ示すように、記憶されている文字
パターンのドット構成において、黒ドットで示す″′ｌ
″のドット信号が左傾斜および右傾斜をなして斜め方向
に連なる場合には、それら斜め方向に連なる２個の黒ド
ットにともに隣接するドットを表わすドット信号につい
ては、そのドットが白、黒のいずれであるかには拘りな
く、少なくともそのドットにおいて上述の斜め方向に連
なる２個の黒ドットにともに隣接する位置にある寺区画
を黒の小ドット、すなわち、″１”のドット信号にして
読出すように読出し文字パターンを構成する必要がある
。

上述したところを前述した第４図示の記憶パターンのド
ット構成と第５図示の読出しパターンのドット構成とに
ついて具体的に例示すれば、第４図示の記憶パターンに
おけるドット２Ｂが白ドットであった場合には、第５図
示の読出しパターンにおいてこのドット２Ｂに対応する
２ｂｌ，２ｂ２，２ｂ３，２ｂ４の各小ドットのうち、
読出しドット２ｂｌについては、記憶ドット１Ｂおよび
２人が黒ドットであれば、記憶ドット１人が白黒のいず
れであるかに拘りなく、そのドット２ｂｌを黒ドットに
変換して読出し、読出しドット２ｂ２については、記憶
ドット１Ｂおよび２Ｃが黒ドットであれば、記憶ドット
１Ｃが白黒のいずれであるかに拘りなく、そのドツｔ−
２ｂ２を黒ドットに変換して読出し、読出しドット２ｂ
３については、記憶ドット２人および３Ｂが黒ドットで
あれば、記憶ドット３Ａが白黒のいずれであるかに拘り
なく、そのドット２ｂ３を黒ドットに変換して読出し、
更に、読出しドツ｝２ｂ４については、記憶ドット２Ｃ
および３Ｂが黒ドットであれば、記憶ドット３Ｃが白黒
のいずれであるかに拘りなく、そのドツ｝２ｂ４を黒ド
ットに変換して読出すようにする。

なお、上述した各読出しドツＢｂｌ，２ｂ２ ，２ｂ３
，２ｂ４について、これらに対応する記憶ドット２Ｂ
自体が黒ドットであった場合には、これらの読出しドッ
トをいずれもそのまま黒ドットとして読出すこと勿論で
ある。

したがって、上述したように斜め方向に黒ドットが連な
る場合において、例えば第１図および第６図に示したよ
うに、これら斜め方向に連なる２個の黒ドットにともに
隣接するドットがいずれも白ドットであって、逆の斜め
方向に白ドットが連なる場合には、各読出し小ドットの
論理式はつぎのようになる。

以上に述べたところから明らかなように、本発明文字信
号発生装置においては、記憶パターンにおける各ドット
を横、縦ともに２分割して４個の小ドットに細分化して
読出すようにするとともに、それら細分化した小ドット
に対応する各読出し信号を形成するにあたって、各記憶
ドットを細分化した４個の読出しドットのそれぞれにつ
いて、当該記憶ドット、並びに、記憶パターンにおいて
それぞれの読出しドットに相当する小区画に隣接する記
憶ドットおよび、必要に応じ、斜めに接する記憶ドット
、のそれぞれの記憶信号を、論理式に従って構成した論
理回路すなわち高精細度化回路に加えてそれぞれの読出
し信号を形成するようにする。

上述したようにして、文字パターン記憶回路から読出し
た文字信号を高精細度化して出力文字信号を形成するよ
うにした本発明文字信号発生装置の構成例を第７図に示
す。

第７図示の構戒においては、その論理回路すなわち高精
細度化回路を前掲の論理式に基づいて構成してあり、第
３図示の従来装置におけると同様の文字パターン記憶回
路１から読出した文字信号を前掲の論理式に基づく論理
回路に導いて高精細度化したうえで並列に並直列変換回
路２に転送し、第３図示の従来装置におけると同様に時
系列信号に変換して出力文字信号とするが、並直列変換
回路２を構成するシフトレジスタ等は出力文字信号の高
精細度化に対応してその容量を、各画素ドットの細分化
によるドット数の増大に応じ、適切に増大させておく必
要がある。

つぎに、本発明装置における論理回路の構成および回路
動作について説明するが、論解を容易にするための説明
の便宜上、前述したように、文字パターン記憶回路に記
憶させておく文字パターンは、すべて、第４図に示す横
縦ともに４個ずつ計１６個のドット群により構成したも
のとし、文字パターン記憶回路１に印加する文字パター
ン指定信号により、その記憶回路１に記憶した多数の文
字パターン信号のうち、所望の１個の文字パターンを表
わす１６個１組のドット群に対応するメモリ素子を選定
し、その１個の文字パターンを表わす１６個のドット群
についてのみ記憶信号の読出しおよび読出し信号の論理
処理を、第４図示の記憶パターンに対応する第５図示の
読出しパターンに関連して、つぎのように行なうものと
する。

すなわち、上述のごとく文字パターン指定信号により選
定した１６個１組のドット群からなる文字パターン信号
をつぎのようにして読出し、かつ、論理処理するものと
して説明する。

まず、第７図示の構成における記憶回路における文字パ
ターン信号の各行各列の読出し順序については、第３図
示の従来装置におけると同様に、Ａ−Ｄの各列を並列に
読出すのであるが、各列毎の行の読出し順序およびその
読出しのタイミングについては、従来装置においては２
ビット構成のアドレス指定信号により各行を配列の順に
読出したのとは異なり、出力文字パターンのドット構成
を記憶文字パターンのドット構成に対して４倍に細分化
したのに対応させて、後述するごとく、各行の読出し周
期を従来装置における各行読出し周期の寺に短縮し、か
つ、上下に隣接する各行間を上下に往復しながら順次に
下の行に移行するような順序で各行を計４回ずつ読出す
ようなアクセスを行なう。

かかる各行の読出しを各列Ａ−Ｄ毎に行なうために、従
来装置におけると同様のアドレス指定信号をアドレス指
定信号形成回路２０に供給して、上述のごとき上下往復
しながら順次に下方の行に移行する寺周期のアドレス指
定信号に変換する方法については後述する。

つぎに、上述のような各行の読出しを各列Ａ〜Ｄにつき
並行して行なった記憶回路１からの再生信号を第７図示
の論理回路すなわち高精細度化回路に導いて前述した高
精細度化のための信号処理を行なう回路動作を、第４図
示の記憶文字パターンにおける記憶ドツ｝２Ｂに関して
前述した４個の論理式のうち、 について論理演算を行なう場合を例にとって説明する。

すなわち、第４図示の記憶文字パターンについてある時
点に読出した第２行の各記憶ドット信号２Ａ，２Ｂ，２
Ｃ，２Ｄをラッチ回路１９に並列に供給してそれぞれ１
読出し周期の期間保持する。

ついで、１読出し周期の経過した時点で、後述するよう
な順序のアドレス指定信号により第１行の各記憶ドット
信号ＩＡ；ＩＢ；ＩＣ；ＩＤを並列に読出してそれぞれ
ＡＮＤゲート回路７ ； ８ ；９；１０；１１；１２
に直接導くとともに、それぞれインバータ３；４；５；
６を介してＡＮＤゲート回路８；７；１０；９；１２；
１１にそれぞれ導き、同時に、ラッチ回路１９から取出
した１読出し周期前の読出し信号２Ａ；２Ｂ；２Ｃ；２
ＤをそれぞれＡＮＤゲート回路８；７，１０；９；１２
；１１に導くとともに、それぞれＯＲゲート回路１３；
１４；１５；１６，１７；１８にも導くほか、信号２Ａ
，２Ｄは直接並直列変換回路２にも導き、更に、ＡＮＤ
ゲート回路７〜１２の論理積出力をそれぞれＯＲゲート
回路１３〜１８に導き、それらのＯＲゲート回路１３〜
１８の論理和出力を並列に並直列変換回路２に加える。

かかる構成によれば、並直列変換回路２の入力側には、
図示のように．第５図示の読出し文字パターンにおける
各列の細分化小ドット中、上側および下側の２個のドッ
ト信号が読出し行の順に並列に印加されることになる。

したがって、上述の論理式のみについてみれば、ＡＮＤ
ゲート回路８には、記憶回路１から直接導いた読出し信
号１Ｂ、ラッチ回路１９からの１周期前の読出し信号２
人およびインバータ３からの反転した読出し信号１Ａが
同時に印加され、そのゲート出力には上記の論理式にみ
られる論理積１Ｂ・２人・１人が得られる。

この論理積出力をＯＲゲート回路１４に印加して、ラッ
チ回路１９からの１周期前の読出し信号２Ｂとの論理和
を求めれば、そのゲート出力として、上記の論理式のと
おりに論理演算処理を行なって形成した読出し文字パタ
ーン中のドット信号２ｂ１が並直列変換回路２に印加さ
れるので、その時点において変換回路２を匍脚して並列
書込みを行なう。

前述し、また、つぎに詳述するように、第４図示の記憶
文字パターンに関して各行間を往復しながら順次の各行
をアドレスしてドット信号の読出しを行ない、それら順
次の各列並列の読出し信号を上述の例のように論理演算
処理すれば、上述の例と同様に、第５図示の出力文字パ
ターンにおける細分化ドット信号が読出し周期の２周期
毎に各列並列に並直列変換回路２に印加されるので、そ
の時点において並列書込みを行ない、その並列信号を引
続き順次に読出して時系列信号に変換して取出すことに
なる。

つぎに、上述の論理演算に適合した順序およびタイミン
グで第４図示の記憶文字パターンの各行のドット信号を
各列並列に読出すための各行読出しの順序をアドレスの
タイミングの順に示すと第ｌ表のとおりとなり、各行間
を往復しながら順次下の行に移行して読出しを行なうこ
とになる。

なお、 第１表において「休止」 とあるのは、 第 ４図示の記憶文字パターンにおける最上行および最下行
の読出し信号の論理演算にはそれぞれ更に上および下の
行の読出しを行なう必要がなく、しかも、読出しアドレ
スの周期性は一定に保持する必要があるために設けた読
出し休止期間である。

上述の第１表に示したとおりの順序およびタイミングで
読出しアドレスを行なうようにしたアドレス指定信号を
形成する回路の構成例を第８図に示し、そのアドレス指
定信号形成回路における論理演算によって得られる２ビ
ット構成のアドレス指定信号の真理値を上述の第１表に
対応させて第２表に示す。

しかして、第８図示のアドレス指定信号形成回路は、後
述するように構或した全加算器２１とＡＮＤゲート回路
２３，２５、ＯＲゲート回路２６．２８、およびインバ
ータ２２，２４．２７を図示のとおりに接続し、かかる
構成の演算回路に、繰返し周期が順次に半減するように
した読出し行識別用の”０″，“１″のパルス列ｈａ，
ｈｂ，ｈｃおよび１回目〜４回目アドレス識別用のｈｄ
を、特に、そのパルス列ｈｄの周期の２倍が第４図示の
記憶文字パターンにおける各行の読出し周期、すなわち
、第５図示の読出し文字パターンにおける１回目〜４回
目アドレスの読出し周期と等しくなるように設定して、
図示のようにそれぞれ適切に印加したものであり、その
演算出力として、文字パターン記憶回路１に供給すべき
細分化ドットに対応した周期の２ビット構或のアドレス
指定信号Ａ１，Ａ２および、上述した読出し休止を行な
うための出力禁止信号Ｓを形成する。

なお、全加算器２１は、例えば、米国テキサス・インス
ツルメント社製ＳＮ ７４８２型集積回路のように、入
力信号１ ａ ，１ ｂ ｓ ２ ａ ｓ ２ ｂ ｓ
ｃに関して、Ａ＝１ａ・１ｂ−ｃ１＋１ａ・１ｂ−ｃ
１＋１ａ−ｌｂ−ｃ１Ｂ−２ａ・２ｂ−ｃ＋２ａ・２ｂ
−ｃ＋２ａ・２ｂ−ｃただし、ｃ１−２ａ・２ｂ−ｃ＋
２ａ・２ｂ−ｃ＋２ａ・２ｂ・ｃ＋２ａ・２ｂ−ｃ の論理演算を行ない、演算出力信号Ａ，Ｂを形成するよ
うに構成した論理回路であり、第８図示の構成において
は、かかる論理回路のＣ入力端子を接地した状態で使用
し、第２表に示すような演算出力信号がアドレス指定信
号として得られるように構或する。

本発明文字信号発生装置においては、上述のように相隣
る行間を往復しながら下方の行に移行するような読出し
アドレスを行なうことにより、適切なタイミングで必要
な読出し信号を論理演算回路すなわち高精細度化回路に
供給し、もって、出力文字信号の高精細度化に必要な論
理演算回路の構成を簡単化しうるようにする。

※文字パターン記憶回路読出し禁止 以上の説明から明らかなように，本発明によれば、文字
信号発生装置における文字パターン記憶用デイジタルメ
モリすなわち記憶回路の容量、すなわち、構成素子数を
増大させることなく、各メモリ素子に記憶されている文
字パターンの各ドットを横、縦ともに２分割して４個の
小ドットに細分化した形にして読出したのと同等のドッ
ト構成を有する文字パターンを出力文字信号として取出
せるので、記憶回路にあらかじめ記憶させておく文字パ
ターンに比して遥かに精細度の優れた文字信号を発生さ
せることができる。

したがって、テレビジョン放送や静止画放送等における
文字情報の表示に使用する文字信号発生装置を、その製
造価格を増大させることなく、高精細度化して、高品位
の文字情報の表示を行なうことができる。

あるいは、上述したところとは逆に、出力文字信号の品
位を低下させることなく、文字パターン記憶用デイジタ
ルメモリの容量、すなわち、メモリ素子数を削減してそ
の製造価格を低廉化することができる。

なお、本発明文字信号発生装置の具体的構成については
、前述した例に限られるものではなく、種々の変更を加
えて構成することができる。

例えば、デイジタルメモリから行列配置のドットパター
ンを読出す際における各ドットのアドレスの態様につい
ては、行および列のいずれについて並列読出しのアドレ
スを行なってもよい。

また、以上の実施例においては、記憶文字パターンにお
いて黒ドットと白ドットがそれぞれ斜め方向にのみ連な
って、しかも、互に交差したドット構成のパターンにつ
いて細分化した白ドットの一部黒変換による補間、すな
わち、高精細度化の例について述べたが、本発明は、か
かるドット構戒のみに限られることなく、黒ドットがカ
ギ型をなして連なるドット構成のパターンの高精細度化
等についても、論理式を適切に変更することにより、前
述したと同様の高精細度化を行なうことができる。

なお、この場合には、第７図示の論理回路において、符
号３〜６により示すインバータを省略するだけの変更を
施せば足りる。

しかし、黒ドットがカギ型をなして連なる場合に本発明
による高精細度化を行なうと、黒ドットがカギ型に連な
るドット構成は上述の斜線のみならず、十文字をなす黒
ドットの組合わせにおいても生ずるのであるから、かか
る場合には上述の信号補間を行なわないようにするため
の禁止回路を追加する必要が生ずるなど、出力文字パタ
ーンの高精細度化に要する論理回路の構或が複雑となる
。

したがって、本発明による信号補間は，第６図に示した
ように黒ドットが斜め方向のみに連なる場合に留めた構
成の論理回路によって行ない、かかる簡単な構成の論理
回路に適合するように、あらかじめ記憶回路に記憶させ
ておく文字パターンの形を設定するようにするのが好適
である。

例えば”ソ”の字における斜線を”り”の字における斜
線と同形にし、点の形を斜めにして”り”と区別しつる
ようにすれば、文字パターン記憶回路の記憶容量を増大
させず、しかも読出し信号処理回路を上述の禁止回路を
導入するなどして複雑化することなく、判読容易な高精
細度の出力文字パターンを表示することができる。

【図面の簡単な説明】

第１図はデイジタルメモリに記憶した文字パターンの例
を示す線図、第２図は第１図示のメモリパターンを本発
明により読出した再生文字パターンの例を示す線図、第
３図は従来の文字信号発生装置の概略構或を示すブロッ
ク線図、第４図はデイジタルメモリの記憶素子の配列の
例を示す線図，第５図は第４図示の記憶素子配列に対応
する本発明による再生信号の構戒素子配列の例を示す線
凰第６図ａ，ｂは本発明装置における記憶信号読出しの
原理をそれぞれ示す線図、第７図は本発明文字信号発生
装置の構成例を示すブロック線図、第８図は第７図示の
構或における文字パターン記憶回路の信号読出し用アド
レス指定信号形成回路の構成例を示すブロック線図であ
る。 １・・・・・・文字パターン記憶回路、２・・・・・・
並直列変換回路、３，４，５，６，２２，２４，２７・
・・・・・インバータ、？，８，９，１０，１１，１２
，２３，２５・・・・・・ＡＮＤゲート回路、１３，１
４，１５，１６，１７，１８，２６，２Ｂ・・・・・・
ＯＲゲート回路、１９・・・・・・ラッチ回路、２０・
・・・・・アドレス指定信号形成回路、２１・・・・・
・全加算器。

Claims (1)

【特許請求の範囲】
1. １ 行列配置して文字パターンを構成するドットをそれ
   ぞれ表わす複数個のデイジタル信号を記憶する文字パタ
   ーン記憶回路と、それぞれのドットに対応させて前記文
   字パターン記憶回路に記憶した前記デイジタル信号と少
   なくとも前記それぞれのドットにそれぞれ隣接する２個
   のドットに対応する２個の前記デイジタル信号の論理積
   との論理和よりなる４個のデイジタル信号をもって前記
   それぞれのドットを細分化したドットを表わすデイジタ
   ル出力信号とする高精細度化回路と、その高精細度化回
   路から並列に取出した前記デイジタル出力信号を時系列
   デイジタル信号に変換する並直列変換回路とを備え、前
   記時系列デイジタル信号を文字信号出力とすることを特
   徴とする文字信号発生装置。