JPH0425555B2 - - Google Patents
Info
- Publication number
- JPH0425555B2 JPH0425555B2 JP57110000A JP11000082A JPH0425555B2 JP H0425555 B2 JPH0425555 B2 JP H0425555B2 JP 57110000 A JP57110000 A JP 57110000A JP 11000082 A JP11000082 A JP 11000082A JP H0425555 B2 JPH0425555 B2 JP H0425555B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- screen
- mode
- memory
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
本発明は画像表示装置に係り、特に複数のビユ
ーアを備え、これらビユーアの画面分の画像表示
のためのデータを記憶するメモリを有する画像表
示装置に関する。 一般に、ビユーアの一種である例えばCRT画
面に文字を表示しておくためには、CRTを絶え
ず操作してこの画面をリフレツシユしておく必要
がある。このため、通常の画像表示装置では、画
面に表示するデータをメモリに記憶しておき、こ
のメモリに記憶された内容に基づき画面をリフレ
ツシユするという方式が用いられている。なお本
明細書では画像表示のためのデータを記憶するメ
モリを、リフレツシユメモリと称することにす
る。このリフレツシユメモリには処理装置からデ
ータが書き込まれる。書き込まれたデータは順次
読み出されるが、この際シンボル発生器を介する
ことによつて、文字パターンがドツトの行又は列
ごとにパラレルに読み出され、これをビデオ制御
装置等でシリアルな信号に変換しCRT等のビユ
ーアに入力し画像を画面に写し出す。 ところで、従来から複数のビユーアを有し、こ
の複数のビユーアに画像を写し出す画像表示装置
が開発されている。このような画像表示装置に備
えられているリフレツシユメモリは複数の画面分
の画像表示データを格納している。例えばリフレ
ツシユメモリが４画面分のデータを有している場
合は、横２画面×縦２画面の構成、あるいは横４
画面×縦１画面の構成、あるいは横１画面×縦４
画面の構成等が可能となる。なお、複数の画面を
集合したものを大画面と称する。また、従来技術
として、画面が複数枚あり、その中の１枚の画面
に画像を表示するというマルチページと称する方
式のものもある。しかし、従来の画面構成の異な
るものはそれぞれ別の発明を構成しており、上記
の画面構成の違いを有機的に結びつけたものはな
く、またマルチページ方式との有機的結合もなか
つた。即ち、１つの装置で種々の画面構成をと
れ、且つマルチページ方式も行なえると言うよう
な装置はなかつた。 しかしながら、近年のユーザのニーズは多様化
しており、大画面の構成も自由に変えられ、また
マルチページ方式も可能な表示装置が求められて
いる。このニーズに応えるためには、大画面の構
成あるいはマルチページ方式への切替がダイナミ
ツクにできることが要求されるが、従来技術では
この要求に対処できる方式が見出されていなかつ
た。なお、この種の装置として、特開昭53−3023
号公報、特開昭53−92629号公報及び特開昭54−
154230号公報に記載されているものが知られてい
る。しかし、これらの技術を組み合わせても、メ
モリ容量を低減したり画像を変形したりすること
はできるが、画面の構成を任意に変更することは
困難である。 本発明の目的は、複数のビユーアの集合から成
る大画面の構成を目的に合わせて任意に変更し得
る画像表示装置を提供するにある。 前記目的を達成するために、本発明は、複数画
面分の表示情報を記憶するリフレツシユメモリ
と、メモリアドレスを指定のタイミングで順次出
力するタイミング発生手段と、表示画面のモード
を指定するモード指定手段と、タイミング発生手
段からのメモリアドレスに従つてリフレツシユメ
モリから指定の表示情報を読み出すためのメモリ
アドレスをモードに応じて発生するメモリアドレ
ス発生手段と、リフレツシユメモリのデータを書
換えるためのアドレスをモードに応じて発生する
書換えアドレス発生手段と、データの書換え時に
書換えアドレス発生手段からのアドレスを選択
し、それ以外のときにはメモリアドレス発生手段
からのアドレスを選択するアドレス選択手段と、
アドレス選択手段により選択されたアドレスに従
つてリフレツシユメモリのデータを書換える書換
え手段と、アドレス選択手段の選択により選択さ
れたアドレスに従つてリフレツシユメモリから指
定の表示データを出力する表示データ出力手段
と、表示データ出力手段からの表示データに従つ
て画像を表示画面上に表示する表示手段とを備
え、前記メモリアドレス発生手段は、表示画面の
スタートアドレスを出力するスタートアドレス出
力手段と、モードに応じて画面構成固有の列加算
値を出力する列加算値出力手段と、画面の行が増
える毎に列加算値に行数を乗じた値を出力する乗
算手段と、スタートアドレス出力手段と列加算値
出力手段及び乗算手段の各出力を加算する加算手
段とから構成され、前記書換えアドレス発生手段
は、書き込み可能な画面の構成をモードで指定す
るモード指定手段と、画面を構成する各ページの
番号をモードに応じて記憶するページ番号記憶手
段と、ページ番号記憶手段に記憶されたページ番
号に従つたスタートアドレスをモードの応じて出
力するスタートアドレス発生手段と、画面構成固
有の列加算値をモードに応じて出力する列加算値
出力手段と、画面の行方向のアドレスを記憶する
行アドレス記憶手段と、画面の列方向のアドレス
を記憶する列アドレス記憶手段と、列加算値出力
手段の出力と列アドレス記憶手段の出力とを乗算
する乗算手段と、乗算手段と行アドレス記憶手段
及びスタートアドレス発生手段の各出力を加算す
る加算手段とから構成されている画像表示装置を
構成したものである。 以下本発明の一実施例を図面に従つて説明す
る。 第１図は本発明の画像表示装置の一実施例の全
体構成を示すブロツク図であり、リフレツシユ方
式の画像表示装置に本発明を適用した例である。
アドレスバス１１０とデータバス１２０とが処理
装置１０に接続されている。またアドレスバス１
１０とデータバス１２０とのデータが処理装置ア
ドレス制御装置２０とメモリアドレス発生器３０
とに入力され、これら処理装置アドレス制御装置
２０とメモリアドレス発生器３０との出力はアド
レス切替器４０を介してリフレツシユメモリ５０
に入力されている。リフレツシユメモリ５０は双
方向ゲート６０を介してデータバス１２０に接続
され、その出力はシンボル発生器７０を介してビ
デオ制御器８０に入力されている。このビデオ制
御器８０はビユーア９０に接続されている。タイ
ミング発生器１００の出力はメモリアドレス発生
器３０に入力されると共にビデオ制御器８０にも
入力されている。 処理装置１０は処理装置アドレス制御装置２０
及びアドレス切替器４０を介してリフレツシユメ
モリ５０の書き込み及び読み出しを行なう。この
際リフレツシユメモリ５０から読み出されたデー
タ及び書き込まれるデータは双方向デート６０を
介してデータバス１２０を通り処理装置１０に読
み込まれ、また処理装置１０からデータバス１２
０及び双方向ゲート６０を介してデータがリフレ
ツシユメモリ５０に送出される。タイミング発生
器１００は表示（メモリ）アドレスを発生するこ
とができる。この表示アドレスはメモリアドレス
発生器３０によつてリフレツシユメモリ５０を順
次読み出す表示アドレスに変換される。そしてこ
の表示アドレスに従つてリフレツシユメモリ５０
の内容が読み出される。リフレツシユメモリ５０
から読み出された表示のためのデータはシンボル
発生器７０へ送られる。そして、このシンボル発
生器７０によつて行単位に読み出されたキヤラク
タがビデオ制御回路８０によりシリアル信号に変
換されてビユーア９０に入力される。ビユーア９
０はこのシリアル信号に基づいて画面に画像を表
示する。なお、処理装置アドレス制御装置２０及
びメモリアドレス発生器３０については後で詳述
する。 本実施例のビユーア９０の表示画面は横96列、
縦42行有り、合計で4032文字が表示されるものと
する。リフレツシユメモリ５０は９画面分のデー
タを有しており、大画面の表示形態は第２図の横
３画面×縦３画面、第３図で示す横９画面×縦１
画面、第４図で示す横１画面×縦９画面及び第５
図で示すマルチページ方式を任意に実現すること
が可能となつている。第２図〜第４図で示したも
のは表示１画面分が自由に画面移動することがで
きるようにしてあり、第５図で示したものは画面
移動は行なわないで９画面のうち任意の１画面が
表示される。また、上記した各表示形態に対応し
たリフレツシユメモリ５０のアドレスは第２図〜
第５図に示すように割り振られている。即ち、表
示形態が大画面で構成される場合アドレスは左か
ら右へ、上から下の順に割り振られている。例え
ば第２図において左上が０番地右上が287番地第
２行目の左端が288番地、第２行目の右端が575番
地というように割り振られ、右下が36287番地と
なつている。なお、第５図に示したように画面が
重なつた形態では、アドレスは第１画面から第９
画面まで連続した割り振りとなつている。 第１図に示したタイミング発生器１００は第６
図に示すような連続したアドレスを常に出力す
る。即ち、０からスタートして１画面4032字分を
順次読み出すメモリアドレスを出力する。また、
大画面を構成するリフレツシユメモリ５０の表示
アドレスは、表示画面のスタートアドレス、タイ
ミング発生器１００の出力及び画面構成によつて
固有の値をとる列加算値とから決定される。第１
表は上記したリフレツシユメモリ５０の大画面表
示のメモリアドレスを示すものである。即ち、第
０行目は、スタートアドレスとタイミング発生器
１００の出力とを加算した値、第１行目はスター
トアドレスとタイミング発生器１００の出力と列
加算値に１を乗じた値とを加算した値というよう
に順次決定される。また、上記した列加算値と画
面構成（画面の形態）との関係は第２図に示した
３×３の画面構成をモード１、第３図に示した１
×９の画面構成をモード２、第４図に示した９×
１の画面構成及び第５図で示したマルチページの
画面構成をモード３とすると、第２表に示した如
くなり列加算値はモード１が192、モード２が
768、モード３が０となる。なお、メモリアドレ
スを決
ーアを備え、これらビユーアの画面分の画像表示
のためのデータを記憶するメモリを有する画像表
示装置に関する。 一般に、ビユーアの一種である例えばCRT画
面に文字を表示しておくためには、CRTを絶え
ず操作してこの画面をリフレツシユしておく必要
がある。このため、通常の画像表示装置では、画
面に表示するデータをメモリに記憶しておき、こ
のメモリに記憶された内容に基づき画面をリフレ
ツシユするという方式が用いられている。なお本
明細書では画像表示のためのデータを記憶するメ
モリを、リフレツシユメモリと称することにす
る。このリフレツシユメモリには処理装置からデ
ータが書き込まれる。書き込まれたデータは順次
読み出されるが、この際シンボル発生器を介する
ことによつて、文字パターンがドツトの行又は列
ごとにパラレルに読み出され、これをビデオ制御
装置等でシリアルな信号に変換しCRT等のビユ
ーアに入力し画像を画面に写し出す。 ところで、従来から複数のビユーアを有し、こ
の複数のビユーアに画像を写し出す画像表示装置
が開発されている。このような画像表示装置に備
えられているリフレツシユメモリは複数の画面分
の画像表示データを格納している。例えばリフレ
ツシユメモリが４画面分のデータを有している場
合は、横２画面×縦２画面の構成、あるいは横４
画面×縦１画面の構成、あるいは横１画面×縦４
画面の構成等が可能となる。なお、複数の画面を
集合したものを大画面と称する。また、従来技術
として、画面が複数枚あり、その中の１枚の画面
に画像を表示するというマルチページと称する方
式のものもある。しかし、従来の画面構成の異な
るものはそれぞれ別の発明を構成しており、上記
の画面構成の違いを有機的に結びつけたものはな
く、またマルチページ方式との有機的結合もなか
つた。即ち、１つの装置で種々の画面構成をと
れ、且つマルチページ方式も行なえると言うよう
な装置はなかつた。 しかしながら、近年のユーザのニーズは多様化
しており、大画面の構成も自由に変えられ、また
マルチページ方式も可能な表示装置が求められて
いる。このニーズに応えるためには、大画面の構
成あるいはマルチページ方式への切替がダイナミ
ツクにできることが要求されるが、従来技術では
この要求に対処できる方式が見出されていなかつ
た。なお、この種の装置として、特開昭53−3023
号公報、特開昭53−92629号公報及び特開昭54−
154230号公報に記載されているものが知られてい
る。しかし、これらの技術を組み合わせても、メ
モリ容量を低減したり画像を変形したりすること
はできるが、画面の構成を任意に変更することは
困難である。 本発明の目的は、複数のビユーアの集合から成
る大画面の構成を目的に合わせて任意に変更し得
る画像表示装置を提供するにある。 前記目的を達成するために、本発明は、複数画
面分の表示情報を記憶するリフレツシユメモリ
と、メモリアドレスを指定のタイミングで順次出
力するタイミング発生手段と、表示画面のモード
を指定するモード指定手段と、タイミング発生手
段からのメモリアドレスに従つてリフレツシユメ
モリから指定の表示情報を読み出すためのメモリ
アドレスをモードに応じて発生するメモリアドレ
ス発生手段と、リフレツシユメモリのデータを書
換えるためのアドレスをモードに応じて発生する
書換えアドレス発生手段と、データの書換え時に
書換えアドレス発生手段からのアドレスを選択
し、それ以外のときにはメモリアドレス発生手段
からのアドレスを選択するアドレス選択手段と、
アドレス選択手段により選択されたアドレスに従
つてリフレツシユメモリのデータを書換える書換
え手段と、アドレス選択手段の選択により選択さ
れたアドレスに従つてリフレツシユメモリから指
定の表示データを出力する表示データ出力手段
と、表示データ出力手段からの表示データに従つ
て画像を表示画面上に表示する表示手段とを備
え、前記メモリアドレス発生手段は、表示画面の
スタートアドレスを出力するスタートアドレス出
力手段と、モードに応じて画面構成固有の列加算
値を出力する列加算値出力手段と、画面の行が増
える毎に列加算値に行数を乗じた値を出力する乗
算手段と、スタートアドレス出力手段と列加算値
出力手段及び乗算手段の各出力を加算する加算手
段とから構成され、前記書換えアドレス発生手段
は、書き込み可能な画面の構成をモードで指定す
るモード指定手段と、画面を構成する各ページの
番号をモードに応じて記憶するページ番号記憶手
段と、ページ番号記憶手段に記憶されたページ番
号に従つたスタートアドレスをモードの応じて出
力するスタートアドレス発生手段と、画面構成固
有の列加算値をモードに応じて出力する列加算値
出力手段と、画面の行方向のアドレスを記憶する
行アドレス記憶手段と、画面の列方向のアドレス
を記憶する列アドレス記憶手段と、列加算値出力
手段の出力と列アドレス記憶手段の出力とを乗算
する乗算手段と、乗算手段と行アドレス記憶手段
及びスタートアドレス発生手段の各出力を加算す
る加算手段とから構成されている画像表示装置を
構成したものである。 以下本発明の一実施例を図面に従つて説明す
る。 第１図は本発明の画像表示装置の一実施例の全
体構成を示すブロツク図であり、リフレツシユ方
式の画像表示装置に本発明を適用した例である。
アドレスバス１１０とデータバス１２０とが処理
装置１０に接続されている。またアドレスバス１
１０とデータバス１２０とのデータが処理装置ア
ドレス制御装置２０とメモリアドレス発生器３０
とに入力され、これら処理装置アドレス制御装置
２０とメモリアドレス発生器３０との出力はアド
レス切替器４０を介してリフレツシユメモリ５０
に入力されている。リフレツシユメモリ５０は双
方向ゲート６０を介してデータバス１２０に接続
され、その出力はシンボル発生器７０を介してビ
デオ制御器８０に入力されている。このビデオ制
御器８０はビユーア９０に接続されている。タイ
ミング発生器１００の出力はメモリアドレス発生
器３０に入力されると共にビデオ制御器８０にも
入力されている。 処理装置１０は処理装置アドレス制御装置２０
及びアドレス切替器４０を介してリフレツシユメ
モリ５０の書き込み及び読み出しを行なう。この
際リフレツシユメモリ５０から読み出されたデー
タ及び書き込まれるデータは双方向デート６０を
介してデータバス１２０を通り処理装置１０に読
み込まれ、また処理装置１０からデータバス１２
０及び双方向ゲート６０を介してデータがリフレ
ツシユメモリ５０に送出される。タイミング発生
器１００は表示（メモリ）アドレスを発生するこ
とができる。この表示アドレスはメモリアドレス
発生器３０によつてリフレツシユメモリ５０を順
次読み出す表示アドレスに変換される。そしてこ
の表示アドレスに従つてリフレツシユメモリ５０
の内容が読み出される。リフレツシユメモリ５０
から読み出された表示のためのデータはシンボル
発生器７０へ送られる。そして、このシンボル発
生器７０によつて行単位に読み出されたキヤラク
タがビデオ制御回路８０によりシリアル信号に変
換されてビユーア９０に入力される。ビユーア９
０はこのシリアル信号に基づいて画面に画像を表
示する。なお、処理装置アドレス制御装置２０及
びメモリアドレス発生器３０については後で詳述
する。 本実施例のビユーア９０の表示画面は横96列、
縦42行有り、合計で4032文字が表示されるものと
する。リフレツシユメモリ５０は９画面分のデー
タを有しており、大画面の表示形態は第２図の横
３画面×縦３画面、第３図で示す横９画面×縦１
画面、第４図で示す横１画面×縦９画面及び第５
図で示すマルチページ方式を任意に実現すること
が可能となつている。第２図〜第４図で示したも
のは表示１画面分が自由に画面移動することがで
きるようにしてあり、第５図で示したものは画面
移動は行なわないで９画面のうち任意の１画面が
表示される。また、上記した各表示形態に対応し
たリフレツシユメモリ５０のアドレスは第２図〜
第５図に示すように割り振られている。即ち、表
示形態が大画面で構成される場合アドレスは左か
ら右へ、上から下の順に割り振られている。例え
ば第２図において左上が０番地右上が287番地第
２行目の左端が288番地、第２行目の右端が575番
地というように割り振られ、右下が36287番地と
なつている。なお、第５図に示したように画面が
重なつた形態では、アドレスは第１画面から第９
画面まで連続した割り振りとなつている。 第１図に示したタイミング発生器１００は第６
図に示すような連続したアドレスを常に出力す
る。即ち、０からスタートして１画面4032字分を
順次読み出すメモリアドレスを出力する。また、
大画面を構成するリフレツシユメモリ５０の表示
アドレスは、表示画面のスタートアドレス、タイ
ミング発生器１００の出力及び画面構成によつて
固有の値をとる列加算値とから決定される。第１
表は上記したリフレツシユメモリ５０の大画面表
示のメモリアドレスを示すものである。即ち、第
０行目は、スタートアドレスとタイミング発生器
１００の出力とを加算した値、第１行目はスター
トアドレスとタイミング発生器１００の出力と列
加算値に１を乗じた値とを加算した値というよう
に順次決定される。また、上記した列加算値と画
面構成（画面の形態）との関係は第２図に示した
３×３の画面構成をモード１、第３図に示した１
×９の画面構成をモード２、第４図に示した９×
１の画面構成及び第５図で示したマルチページの
画面構成をモード３とすると、第２表に示した如
くなり列加算値はモード１が192、モード２が
768、モード３が０となる。なお、メモリアドレ
スを決
【表】
【表】
Claims (1)
- １ 複数画面分の表示情報を記憶するリフレツシ
ユメモリと、メモリアドレスを指定のタイミング
で順次出力するタイミング発生手段と、表示画面
のモードを指定するモード指定手段と、タイミン
グ発生手段からのメモリアドレスに従つてリフレ
ツシユメモリから指定の表示情報を読み出すため
のメモリアドレスをモードに応じて発生するメモ
リアドレス発生手段と、リフレツシユメモリのデ
ータを書換えるためのアドレスをモードに応じて
発生する書換えアドレス発生手段と、データの書
換え時に書換えアドレス発生手段からのアドレス
を選択し、それ以外のときにはメモリアドレス発
生手段からのアドレスを選択するアドレス選択手
段と、アドレス選択手段により選択されたアドレ
スに従つてリフレツシユメモリのデータを書換え
る書換え手段と、アドレス選択手段の選択により
選択されたアドレスに従つてリフレツシユメモリ
から指定の表示データを出力する表示データ出力
手段と、表示データ出力手段からの表示データに
従つて画像を表示画面上に表示する表示手段とを
備え、前記メモリアドレス発生手段は、表示画面
のスタートアドレスを出力するスタートアドレス
出力手段と、モードに応じて画面構成固有の列加
算値を出力する列加算値出力手段と、画面の行が
増える毎に列加算値に行数を乗じた値を出力する
乗算手段と、スタートアドレス出力手段と列加算
値出力手段及び乗算手段の各出力を加算する加算
手段とから構成され、前記書換えアドレス発生手
段は、書き込み可能な画面の構成をモードで指定
するモード指定手段と、画面を構成する各ページ
の番号をモードに応じて記憶するページ番号記憶
手段と、ページ番号記憶手段に記憶されたページ
番号に従つたスタートアドレスをモードに応じて
出力するスタートアドレス発生手段と、画面構成
固有の列加算値をモードに応じて出力する列加算
値出力手段と、画面の行方向のアドレスを記憶す
る行アドレス記憶手段と、画面の列方向のアドレ
スを記憶する列アドレス記憶手段と、列加算値出
力手段の出力と列アドレス記憶手段の出力とを乗
算する乗算手段と、乗算手段と行アドレス記憶手
段及びスタートアドレス発生手段の各出力を加算
する加算手段とから構成されている画像表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110000A JPS592076A (ja) | 1982-06-28 | 1982-06-28 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110000A JPS592076A (ja) | 1982-06-28 | 1982-06-28 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592076A JPS592076A (ja) | 1984-01-07 |
| JPH0425555B2 true JPH0425555B2 (ja) | 1992-05-01 |
Family
ID=14524551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110000A Granted JPS592076A (ja) | 1982-06-28 | 1982-06-28 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2383584A1 (en) | 2010-04-19 | 2011-11-02 | Furuno Electric Company, Limited | Method and device for detecting ultrasound wave, and method and device for detecting school of fish |
| EP2410349A2 (en) | 2010-07-23 | 2012-01-25 | Furuno Electric Company Limited | Method and apparatus for underwater detection and fish school detection |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123317A (ja) * | 1987-11-06 | 1989-05-16 | Fujitsu Ltd | フレームメモリのアドレス制御方式 |
| JP2708473B2 (ja) * | 1988-06-27 | 1998-02-04 | 株式会社日立製作所 | メモリアドレス制御回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5855509B2 (ja) * | 1976-06-29 | 1983-12-09 | 東洋通信機株式会社 | デイスプレイ装置に於けるメモリアドレス指示方式 |
| JPS5392629A (en) * | 1977-01-25 | 1978-08-14 | Mitsubishi Electric Corp | Display unit |
| JPS5855584B2 (ja) * | 1978-05-26 | 1983-12-10 | 富士通株式会社 | 記憶装置 |
-
1982
- 1982-06-28 JP JP57110000A patent/JPS592076A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2383584A1 (en) | 2010-04-19 | 2011-11-02 | Furuno Electric Company, Limited | Method and device for detecting ultrasound wave, and method and device for detecting school of fish |
| EP2410349A2 (en) | 2010-07-23 | 2012-01-25 | Furuno Electric Company Limited | Method and apparatus for underwater detection and fish school detection |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592076A (ja) | 1984-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02208690A (ja) | 表示メモリとそれを備えた画像処理装置 | |
| KR970064189A (ko) | 수평주사선용표시 스캔메모리를 사용한 화소연산 생성형 테리비전온스크린 표시장치 | |
| JPS61277991A (ja) | スムース・スクロール方法 | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS592076A (ja) | 画像表示装置 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JP3237704B2 (ja) | 高解像度化回路 | |
| JPS6231889A (ja) | 画像表示装置 | |
| JPS6218595A (ja) | 表示装置 | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPH10145585A (ja) | 拡大画像生成装置 | |
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPS59210485A (ja) | ビデオｒａｍ制御回路 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS63184791A (ja) | ブリンク制御方式 | |
| JPS5960482A (ja) | Ｃｒｔ装置 | |
| JPS5952432B2 (ja) | 表示制御方式 | |
| JPS62147482A (ja) | カ−ソル制御装置 | |
| JPS6263991A (ja) | スクロ−ル表示制御方式 | |
| JPS62293291A (ja) | 画像表示装置 | |
| JPS61265680A (ja) | ビツトマツプ画像表示制御方式 |