JPS5839018A - 混成集積回路の組立方法 - Google Patents

混成集積回路の組立方法

Info

Publication number
JPS5839018A
JPS5839018A JP56138964A JP13896481A JPS5839018A JP S5839018 A JPS5839018 A JP S5839018A JP 56138964 A JP56138964 A JP 56138964A JP 13896481 A JP13896481 A JP 13896481A JP S5839018 A JPS5839018 A JP S5839018A
Authority
JP
Japan
Prior art keywords
resin
integrated circuit
substrate
heat
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56138964A
Other languages
English (en)
Inventor
Iwao Takiguchi
滝口　岩夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56138964A priority Critical patent/JPS5839018A/ja
Publication of JPS5839018A publication Critical patent/JPS5839018A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、厚膜抵抗基板の樹脂コーティングを容易に
した混成集積回路の組立方法に関するものである。
従来、パワー用の混成集積回路は、厚膜抵抗基板（以下
、単に基板と記す）の裏面に放熱板を貼り付け、プラス
チックケース等でパッケージすることが主流であった。
この方法は、材料費、加工費で高価なものとなっている
。
この発明は、上記の点ｋかんがみ′Ｃなされたもので、
基板の表面のみ樹脂コーティングすることにより、放熱
効果を低下させず、安価に組み立てることを目的とする
ものである。以下１図面についてこの発明を説明する。
第１図（ａ）〜（ｄ）は、この発明の一実施例を示す工
１１図で、第１図（ａ’）は第１図（ａ）の正面図であ
る。
第１図（ａ）、（ａ’）Ｋおい【、１は基板で、２は半
導体チップであり、基板１の裏面に耐熱テープ３を貼り
付ける。この場合、複数個の基板１に同時に貼り付けが
できるよ５にクリップリード４でクランプされ、かつ直
列に保持されている。次に、流動浸漬樹脂モールド法に
より、流動浸漬樹脂５をコーティングし、第１図（ｂ）
の状態とする。コーテイング後流動浸漬樹脂５が、まだ
軟かい５ちに耐熱テープ３を剥離し、第１図（ｅ）の状
態とする。流動浸漬樹脂５をアフターキュア後必要に応
じ所定寸法の放熱板６を基板１に貼り付ける。この場合
、放熱板６は、熱抵抗によって形状および接着方法（ハ
ンダ付けまたは樹脂接着）の選択を行う。かくして目的
の組立てを完了する。
第２図（ａ）〜（ｅ）は、この発明の他の実施例を示す
工程図で、第２図（ａ′）は第２図（ａ）の正面図であ
る。
この実施−例では、第２図（ａ）ｋ示すごとく放熱板６
を基板１に貼り付けまたはハンダ付は後耐熱テープ３で
テーピングし、流動浸漬樹脂５で第２図（ｂ）　ｋ示す
ようにコーティングした後、耐熱テープ３を剥離し、第
２図（ｅ）のように組立てを完了する。この場合、貼り
付ける放熱板６は比較的小さい形状のものとしておき、
熱抵抗によって必要な形状の放熱板をさらに、ねじ止め
等によって取り付けるようｋすることも可能である。
以上説明したようＫこの発明は、パワー用の混成集積回
路の高価なパッケージを、安価な流動浸漬樹脂のコーテ
ィングへの変更過程において、通常の流動浸漬樹脂のコ
ーティングでは全面コーティングとなり、放熱板が取り
付は不可能となることを防止でき、放熱効果の低下を招
かず、安価なパッケージを実現できる利点がある。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）はこの発明の一実施例を示す各工
程の側面図、第１図（ａ′）は第１図（ａ）の正面図、
第２図（ａ）〜（ｅ）はこの発明の他の実施例を示す各
工程の側面図、第２図（ａｊ）は第２図（ａ）の正面図
である。 図中、１は厚膜抵抗基板、２は半導体チップ、３は耐熱
テープ、４はクリップリード、５は流動浸漬樹脂、６は
放熱板である。なお、図中の同一符号は同一または相当
部分を示す。 代理人　　葛　野　信　−（外１名） 第１図 （ａ′） 第２図 （ａ′） 手続補正書（方式） Ｉ（付、、５７．２月１８日 １、　　’ＪＧ件の表示　　　　特願昭　５６−１３８
９６４号２、発明の名称　　　　混成集積回路の組立方
法３、補正をする者 ６、補正の対象 明細書の図面の簡単な説明の欄および図面７、　補正の
内容 ＤＪ　　明細書第４頁８〜１０行のｒ各工程の・・・・
・・第２図（ａ）の」の個所を下記のように補正する。 「混成集積回路の組立工程の側面図、第２図は第１図（
ａ）の正面図、第３図（ａ）〜（ｃ）はこの発明の他の
実施例を示す混成集積回路の組立１稈の側面図、第４図
は°第３図（ａ）の」 （２）　　図面第１図、第２図を補正して別紙のように
第１図〜第４図とする。 以上 第１図 第２図 ム １ 第３図　　　第４図 ム 特許庁長官殿 事件の表示　　　　特願昭　５６−１３８９６４号発明
の名称　　　　混成集積回路の組立方法補正をする者 ５、　補正の対象 明細書の発明の詳細な説明の欄 ６、　補正の内容 （１）明細書第２頁１１行の［第１図（ａ’）　Ｊを、
「第２図」と補正する。 （２）同じく第２頁１３行の「第１図（ａ）　、　（ａ
’）　Ｊを、「第１図（ａ）および第２図」と補正する
。 （３）同じく第３頁７行の「第２図（ａ）〜（Ｃ）」を
、「第３図（−）〜（Ｃ）」と補正する。 （４）同じく第３頁８行の［１ａ２図０′）は第２図（
ａ）」を、「第４図は第３図（ａ）」と補正する。 （５）同じく第３頁１０行の「第２図（＆）」を、「第
３図（ａ）」と補正する。 （６）　　同じく第３頁１２〜１３行の「第２図（ｂ）
」を、「第３図（ｂ）Ｊと補正する。 （７）　　同じく第３頁１４行の「第２図（Ｃ）」を、
第３図（Ｃ）」と補正する。 以上

Claims (2)

    【特許請求の範囲】
  1. （１）　　厚膜抵抗基板の裏面に耐熱テープでテーピン
    グを施し、Ｖｔ動浸漬樹脂に全体を浸漬して樹脂コーテ
    ィングを行った後、前記耐熱テープを引きはがし、前記
    厚膜抵抗基板の耐熱テープをはがした部分−を放熱板に
    貼り付けることを特徴とする混成集積回路の組立方法。
  2. （２）厚膜抵抗基板に放熱板を貼り付けた後、放熱板の
    みに耐熱テープでテーピングを施し、流動浸漬樹脂に全
    体を浸漬して樹脂コーティングを行った後、前記耐熱テ
    ープを引きはがすことを特徴とする混成集積回路の組立
    方法。
JP56138964A 1981-09-02 1981-09-02 混成集積回路の組立方法 Pending JPS5839018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56138964A JPS5839018A (ja) 1981-09-02 1981-09-02 混成集積回路の組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56138964A JPS5839018A (ja) 1981-09-02 1981-09-02 混成集積回路の組立方法

Publications (1)

Publication Number Publication Date
JPS5839018A true JPS5839018A (ja) 1983-03-07

Family

ID=15234290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56138964A Pending JPS5839018A (ja) 1981-09-02 1981-09-02 混成集積回路の組立方法

Country Status (1)

Country Link
JP (1) JPS5839018A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625645U (ja) * 1985-06-27 1987-01-14
JPS6411353A (en) * 1987-07-06 1989-01-13 Matsushita Electric Industrial Co Ltd Electronic circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625645U (ja) * 1985-06-27 1987-01-14
JPS6411353A (en) * 1987-07-06 1989-01-13 Matsushita Electric Industrial Co Ltd Electronic circuit device

Similar Documents

Publication Publication Date Title
JPH01299884A (ja) ダイボンディング接着テープ
JPS5839018A (ja) 混成集積回路の組立方法
TW288192B (en) Process for manufacturing lead frame for semiconductor package
CN104134633A (zh) 大功率芯片柔性基板封装结构及封装工艺
CN109406001B (zh) 一种超薄型的温度传感器的制造方法及温度传感器
JP2626033B2 (ja) 半導体装置の製造方法
JPS622592A (ja) 平滑型回路モジユ−ルの製造方法
JPS59128735U (ja) 半導体チツプの接着装置
JPS62108554A (ja) 混成集積回路装置及びその製造方法
JPH04296088A (ja) 厚膜混成集積回路体
Miura et al. Electroless Nickel Resistors Formed on IMST Substrate
JPS57204154A (en) Structure of chip carrier
JPS6288398A (ja) フラツトパツケ−ジ形部品の半田付け方法
KR960013141A (ko) 납의 프리 코팅방법
KR100219348B1 (ko) 페이스트를 이용한 칩 부착방법
JPH05251602A (ja) ハイブリッドｉｃの製造方法
JPS5940539A (ja) 半導体装置およびその製造方法
JPS57165275A (en) Thermal head device
JPH046801A (ja) フイルム状電子部品
JPS57154844A (en) Semiconductor element
JPS6080230A (ja) 半導体装置およびその製法
JPS5933981B2 (ja) 半導体装置
JPS60176242A (ja) 半導体装置
JPS5875843A (ja) チツプ部品の接着固定方法
JPS60227452A (ja) 半導体装置およびその製造方法