JPS5839055A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5839055A JPS5839055A JP56136860A JP13686081A JPS5839055A JP S5839055 A JPS5839055 A JP S5839055A JP 56136860 A JP56136860 A JP 56136860A JP 13686081 A JP13686081 A JP 13686081A JP S5839055 A JPS5839055 A JP S5839055A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- layers
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の改良に関し、特に、発生する熱を
有効に放熱することを図った新規な構造を有する半導体
装置を提供するものである。
有効に放熱することを図った新規な構造を有する半導体
装置を提供するものである。
従来より、半導体装置の三次元化には、半導体集積回路
を塔載した半導体層上に、絶縁膜を介して多層に半導体
層を積層するという方法が考多られている。しかし、上
記半導体装置を動作させた場合、各半導体層から発生す
る熱が放熱され難い為、半導体装置が過熱され特性劣化
の原因となる。
を塔載した半導体層上に、絶縁膜を介して多層に半導体
層を積層するという方法が考多られている。しかし、上
記半導体装置を動作させた場合、各半導体層から発生す
る熱が放熱され難い為、半導体装置が過熱され特性劣化
の原因となる。
本発ａＡは、上記欠点を解消し、半導体装置が動作する
際に発生する熱を有効に放熱する構造を有する半導体装
置を提供するものである。すなわち、本発明は、多層積
層された半導体層間に形成されている絶縁膜中に放熱用
金属膜を設けることにより、各半導体層から発生した熱
を効率的に放熱しようとするものである。 ゛ 以下本発明を図面を用いて説明する。第１図は本発明の
一実施例を示す半導体装置の構造断面図である。同図に
おいて、１〜３は半導体集積回路が形成された半導体層
、４〜７は各半導体層間の絶縁膜（例えば５１０２ ）
、８，９は各々絶縁膜４゜５間、絶縁膜６，７間に挿入
されたＭｏ等の高融点金属からなる金属膜、１ｏは金属
膜８，９端部と外部導伝体ブロック（図示せず）との接
続部を示す。図示される様に、半導体層１，２の周辺部
をテーパー状にすることにより、金属膜８，９の端部露
出部の面積が増大され、熱の放熱が効率的になる。
際に発生する熱を有効に放熱する構造を有する半導体装
置を提供するものである。すなわち、本発明は、多層積
層された半導体層間に形成されている絶縁膜中に放熱用
金属膜を設けることにより、各半導体層から発生した熱
を効率的に放熱しようとするものである。 ゛ 以下本発明を図面を用いて説明する。第１図は本発明の
一実施例を示す半導体装置の構造断面図である。同図に
おいて、１〜３は半導体集積回路が形成された半導体層
、４〜７は各半導体層間の絶縁膜（例えば５１０２ ）
、８，９は各々絶縁膜４゜５間、絶縁膜６，７間に挿入
されたＭｏ等の高融点金属からなる金属膜、１ｏは金属
膜８，９端部と外部導伝体ブロック（図示せず）との接
続部を示す。図示される様に、半導体層１，２の周辺部
をテーパー状にすることにより、金属膜８，９の端部露
出部の面積が増大され、熱の放熱が効率的になる。
第２図は、第１図に示す半導体層１上に、絶縁膜４、金
属膜８を形成した状態のものを上方から見たものである
。同図において、１１は金属膜８に開口された開口部で
、半導体層１，２間を接続するためのものである。また
破線部１２は、半導体層２が設置される部分を示してい
る。
属膜８を形成した状態のものを上方から見たものである
。同図において、１１は金属膜８に開口された開口部で
、半導体層１，２間を接続するためのものである。また
破線部１２は、半導体層２が設置される部分を示してい
る。
第３図（ａ）〜ｆｈ）は、本発明を実施する場合の製造
例で半導体層が三層になっている場合のものである。ま
ず、半導体集積回路素子を形成した半導体基板２１上に
、所定のパターン２づをレジストで形成したものである
（第３図ａ）。次に、レジストパターン２２のテーパ一
部を利用してスパッタエツチングを行い、半導体基板２
１上にテーパ部２３を形成する（第３図ｂ）。
例で半導体層が三層になっている場合のものである。ま
ず、半導体集積回路素子を形成した半導体基板２１上に
、所定のパターン２づをレジストで形成したものである
（第３図ａ）。次に、レジストパターン２２のテーパ一
部を利用してスパッタエツチングを行い、半導体基板２
１上にテーパ部２３を形成する（第３図ｂ）。
次にレジスト２２を除去した後、Ｓ １０２膜２４、Ｍ
Ｏ膜２５を形成する。続いて、レジスト２６を形成し、
このレジスト２６をマスクにしてＭＯ膜２５をＣＦ系＋
０２またはＣＣｅ４＋０２ノ混合ガ２４の一部をフッ酸
でエツチングする（第３図Ｃ）。
Ｏ膜２５を形成する。続いて、レジスト２６を形成し、
このレジスト２６をマスクにしてＭＯ膜２５をＣＦ系＋
０２またはＣＣｅ４＋０２ノ混合ガ２４の一部をフッ酸
でエツチングする（第３図Ｃ）。
なお第３図では第２図に示す様なコンタクト窓１１は省
いである。レジスト２６を除去した後、Ｓ ｉ０２膜２
７、Ｐｏ１ｙ Ｓｔな−どの第２層図の半導体層２８を
形成する。次に、この半導体層２８上に所定バター／の
レジスト２９を形成する（第３図ｄ）。
いである。レジスト２６を除去した後、Ｓ ｉ０２膜２
７、Ｐｏ１ｙ Ｓｔな−どの第２層図の半導体層２８を
形成する。次に、この半導体層２８上に所定バター／の
レジスト２９を形成する（第３図ｄ）。
次に、レジストパターン２９のテーパ一部を利用して半
導体層２８のスパッタエツチングを行ない、Ｈイ”ＣＳ
ｔｏ２Ｗｔｂ ２７をフッ酸でエツチングする（第３
図ｅ）。
導体層２８のスパッタエツチングを行ない、Ｈイ”ＣＳ
ｔｏ２Ｗｔｂ ２７をフッ酸でエツチングする（第３
図ｅ）。
次に、レジスト２９を除去して第２層目の半導体層２８
中に所定の集積回路を形成した後、所定のＳ ｘ ０２
膜３０を半導体層２９上に形成する（第３図ｆ）。次に
、絶縁膜３０上に所定のＭＯ膜３１を第１層目金属膜２
５と接続される様に形成する（第３図り）。ここで、エ
ツチングの方法、コンタクト窓は第３図Ｃと同様であシ
省略しである。最後に、Ｓ ｉ０２等の絶縁膜３２、第
３層目の半導体層３３を形成し、３層からなる三次元半
導体装置が形成される（第３図ｈ）。
中に所定の集積回路を形成した後、所定のＳ ｘ ０２
膜３０を半導体層２９上に形成する（第３図ｆ）。次に
、絶縁膜３０上に所定のＭＯ膜３１を第１層目金属膜２
５と接続される様に形成する（第３図り）。ここで、エ
ツチングの方法、コンタクト窓は第３図Ｃと同様であシ
省略しである。最後に、Ｓ ｉ０２等の絶縁膜３２、第
３層目の半導体層３３を形成し、３層からなる三次元半
導体装置が形成される（第３図ｈ）。
以上の如く、本発明では、半導体装置の多層化に際し、
各半導体層間にＭｏ等の金属膜が形成されており、かつ
上記金属膜が端部テーパ一部より露出している為、金属
膜の露出部の面積が増大して放熱作用が増す。又、金属
膜を接地しておくことにより、各半導体層に形成された
集積回路は層間金属膜によって電磁シールドされ信号の
相互干渉を防１Ｆできる効果も奏される。
各半導体層間にＭｏ等の金属膜が形成されており、かつ
上記金属膜が端部テーパ一部より露出している為、金属
膜の露出部の面積が増大して放熱作用が増す。又、金属
膜を接地しておくことにより、各半導体層に形成された
集積回路は層間金属膜によって電磁シールドされ信号の
相互干渉を防１Ｆできる効果も奏される。
第１図は本発明の一実施例の半導体装置の構造断面図、
第２図は第１図における第１層金属膜の上面図、第３図
（ａ）〜（ｈ）は本発明に係る装置の製造工程断面図で
ある。 １〜３・・・・・・第１．第２．第３層の半導体層、４
〜Ｔ・・・・・・層間絶縁膜、８，９・・・・・・金属
膜、２１・・・・・・半導体基板、２８ 、３３ ’・
・・・・半導体層、２４ 、２７ 、３０−−−−−−
ＳｉＯ２膜、２５．３１・・・・・・Ｍｏ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 ２２ 第８図 ０３１ ２３９
第２図は第１図における第１層金属膜の上面図、第３図
（ａ）〜（ｈ）は本発明に係る装置の製造工程断面図で
ある。 １〜３・・・・・・第１．第２．第３層の半導体層、４
〜Ｔ・・・・・・層間絶縁膜、８，９・・・・・・金属
膜、２１・・・・・・半導体基板、２８ 、３３ ’・
・・・・半導体層、２４ 、２７ 、３０−−−−−−
ＳｉＯ２膜、２５．３１・・・・・・Ｍｏ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 ２２ 第８図 ０３１ ２３９
Claims (2)
- （１）半導体集積回路が形成された半導体層が絶縁体膜
によって絶縁分離されて多層に積層され、前記各半導体
層間の絶縁膜の間に絶縁分離された金属膜が挿入され、
ると同時に前記金属膜は半導体層の周辺部で露出して接
続されていることを特徴とする半導体装置。 - （２）半導体層の周辺部の少なくとも一部が、テーパー
状の構造になっていることを特徴とする特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136860A JPS5839055A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136860A JPS5839055A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839055A true JPS5839055A (ja) | 1983-03-07 |
Family
ID=15185201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136860A Pending JPS5839055A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839055A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890744A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS58136274A (ja) * | 1982-02-03 | 1983-08-13 | Matsushita Electric Ind Co Ltd | モ−タ制御装置の保護回路 |
| JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
-
1981
- 1981-08-31 JP JP56136860A patent/JPS5839055A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890744A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS58136274A (ja) * | 1982-02-03 | 1983-08-13 | Matsushita Electric Ind Co Ltd | モ−タ制御装置の保護回路 |
| JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS5839055A (ja) | 半導体装置 | |
| JPH02321A (ja) | アパーチュア形成方法 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JP2000077414A (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5856438A (ja) | 半導体装置の製造方法 | |
| JPS59940A (ja) | 半導体装置の製造方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JP2000164698A (ja) | 半導体装置の製造方法 | |
| JPS6119115B2 (ja) | ||
| JPS61208849A (ja) | 半導体装置の製造方法 | |
| JPH08340003A (ja) | 半導体装置の製造方法 | |
| KR20000021272A (ko) | 비어 콘택홀을 포함하는 반도체 장치 및 그 제조방법 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 |