JPS5839274A - ゲ−ト信号発生方式 - Google Patents
ゲ−ト信号発生方式Info
- Publication number
- JPS5839274A JPS5839274A JP56135407A JP13540781A JPS5839274A JP S5839274 A JPS5839274 A JP S5839274A JP 56135407 A JP56135407 A JP 56135407A JP 13540781 A JP13540781 A JP 13540781A JP S5839274 A JPS5839274 A JP S5839274A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- inverter
- value
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は正弦波方式パルス幅変調形インバータによる誘
導電動機駆動の制御方法、特に電動機損失を最小に抑制
せしめるゲート信号発生方式番こ関２ するものである＠ インバータ１こよる誘導電動機（以下単に電動機という
）駆動においては、トランジスタ、サイリスタなどの主
制御素子のスイッチング信号を得ることにより、パルス
幅変［１１４（以下ＰＷＭと称する）のインバータ出力
が電動機に発生されて可変速運転を行うものとなる・従
来この種のスイッチング信号を得る場合第１図に示すも
のが慣用されるところである。すなわち、第１図はＵ相
−相分のゲート信号の作成を示すものであり、（ａ）に
示す如く三角波状の搬送波Ｗ１の信号とインバータ出力
周波数ζこ等しい周波数をもつ正弦波Ｗ、の信号とをつ
き介せることにより％ （ｂ） 、 （Ｃ）に示される
ように対のゲート信号（＋Ｕｏ） 、 （−Ｕｏ）を得
るものであった〇かくの如き方法を用いるに前記ＰＷＭ
によるインバータ出力を得ることは簡便なものとなるが
、特に三角波状の搬送波信号を採用することの技術的意
義は何ら存在せず、つぎの問題点を有するものとなって
いた。すなわち、三相の電動機駆動において、電動機の
線間電圧波形をフーリー級数に展Ｐ３ 開した場合に電動機を所要の回転数で駆動するその基本
波周波数成分にとどまらず１三角波状の搬送波周波数成
分の側帯波成分が存在するものとなる。そしてこの側帯
波成分１ （ルφ搬送波周波ａ）±（ｍ・基本波周波数）ただし
１＋鴨＝２４＋１ （Ｒ，浴、Ａは自然数）は、電動
機の損失増加の原因となることが知られている。
導電動機駆動の制御方法、特に電動機損失を最小に抑制
せしめるゲート信号発生方式番こ関２ するものである＠ インバータ１こよる誘導電動機（以下単に電動機という
）駆動においては、トランジスタ、サイリスタなどの主
制御素子のスイッチング信号を得ることにより、パルス
幅変［１１４（以下ＰＷＭと称する）のインバータ出力
が電動機に発生されて可変速運転を行うものとなる・従
来この種のスイッチング信号を得る場合第１図に示すも
のが慣用されるところである。すなわち、第１図はＵ相
−相分のゲート信号の作成を示すものであり、（ａ）に
示す如く三角波状の搬送波Ｗ１の信号とインバータ出力
周波数ζこ等しい周波数をもつ正弦波Ｗ、の信号とをつ
き介せることにより％ （ｂ） 、 （Ｃ）に示される
ように対のゲート信号（＋Ｕｏ） 、 （−Ｕｏ）を得
るものであった〇かくの如き方法を用いるに前記ＰＷＭ
によるインバータ出力を得ることは簡便なものとなるが
、特に三角波状の搬送波信号を採用することの技術的意
義は何ら存在せず、つぎの問題点を有するものとなって
いた。すなわち、三相の電動機駆動において、電動機の
線間電圧波形をフーリー級数に展Ｐ３ 開した場合に電動機を所要の回転数で駆動するその基本
波周波数成分にとどまらず１三角波状の搬送波周波数成
分の側帯波成分が存在するものとなる。そしてこの側帯
波成分１ （ルφ搬送波周波ａ）±（ｍ・基本波周波数）ただし
１＋鴨＝２４＋１ （Ｒ，浴、Ａは自然数）は、電動
機の損失増加の原因となることが知られている。
本発明は上述したような点に鎌みて１線間電圧波形の積
分値を正弦波積分値に近似せしめる技術思想に着眼しか
つ格別な正弦波関数の折締近似の方法を用いることによ
り、原理的に基本波周波数成分のみを有する如きＰＷＭ
によるインバータ出力を得る方式を提供するものである
。以下本発明を数式を用い、さらには具体例による図面
を参照して説明する。
分値を正弦波積分値に近似せしめる技術思想に着眼しか
つ格別な正弦波関数の折締近似の方法を用いることによ
り、原理的に基本波周波数成分のみを有する如きＰＷＭ
によるインバータ出力を得る方式を提供するものである
。以下本発明を数式を用い、さらには具体例による図面
を参照して説明する。
さである関数／（ｔ）の積分値と正弦波関数の積分値を
一致させるに、／（１）のフーリ異級数展開がその基準
とした正弦波成分のみをもつことは周知であるが、これ
を採用することによってつぎの関係が成り立つ〇 ここに（１１式を仮定してみる。ただし／（１）は奇関
数であり周期Ｔの周期関数とする０ ここでその／ （１，１を展開したＮ次の項ｂＮは、奇
関数から余弦項が零となって（２）式で示され、これを
展開すれば（２′）式となる０ さらに（２′）式において（ωＴ＝２π）より右辺第１
項は零となり、また右辺第２項においては（１）式の仮
定より（３）式が成立する。
一致させるに、／（１）のフーリ異級数展開がその基準
とした正弦波成分のみをもつことは周知であるが、これ
を採用することによってつぎの関係が成り立つ〇 ここに（１１式を仮定してみる。ただし／（１）は奇関
数であり周期Ｔの周期関数とする０ ここでその／ （１，１を展開したＮ次の項ｂＮは、奇
関数から余弦項が零となって（２）式で示され、これを
展開すれば（２′）式となる０ さらに（２′）式において（ωＴ＝２π）より右辺第１
項は零となり、また右辺第２項においては（１）式の仮
定より（３）式が成立する。
これより（２′）式はつぎのように示される。
５
かくの如き（２つ式１こおいては、（Ｎ−１）のとき（
４）式で示され、（Ｎ〜１）のとき積分記号内は全て余
弦関数でその周期で積分するから零になって（ｂＮ＝０
）となる。
４）式で示され、（Ｎ〜１）のとき積分記号内は全て余
弦関数でその周期で積分するから零になって（ｂＮ＝０
）となる。
したがってＰＷＭ電圧として線間電圧波形の積分値を正
弦波の積分値に近似させれば、その電圧波形は基本波成
分だけを含むものとなることが言える。
弦波の積分値に近似させれば、その電圧波形は基本波成
分だけを含むものとなることが言える。
つぎに第２図は本発明が適用される具体例のトランジス
タインバータの要部構成を示すもので、１は三相電源、
２はダイオードブリッジからなる直流変換器、３はリア
クトル、コンデンサからなる平滑回路、４は主制御素子
としてトランジスタ６ が用いられたインバータ部、５は電動機、６は前記トラ
ンジスタにベース信号を与えるゲート回路である。ここ
に三相電源１を２００Ｖ 、 ５０Ｈ２として平滑回路
３の出力値に２７０ボルトの具体値を用いることにする
。
タインバータの要部構成を示すもので、１は三相電源、
２はダイオードブリッジからなる直流変換器、３はリア
クトル、コンデンサからなる平滑回路、４は主制御素子
としてトランジスタ６ が用いられたインバータ部、５は電動機、６は前記トラ
ンジスタにベース信号を与えるゲート回路である。ここ
に三相電源１を２００Ｖ 、 ５０Ｈ２として平滑回路
３の出力値に２７０ボルトの具体値を用いることにする
。
さらに第３図は本発明の基本技術思想の理解を容易にす
るため示した波形図であり、それぞれ（ａ）は線間電圧
■ＵＶ 、 Ｖｖｗ ｌ ｖｗυの波形を、（ｂ）はこ
れら線間電圧波形の積分波形を示している。さらには、
（Ｃ）はＩ）ＷＭ電圧として例えばＶＵＶに相当する一
相分につき出力されたＰＷＭ電圧信号ＷＰの一例の波形
を示し、（ｄ）はその積分波形を示している。ここで第
２図に示す回路構成においてはゲート回路６は本発明に
係る信号発生のメカニズムに関連する部分であって、第
１図（ｂ） 、 （Ｃ） ｌこ示される如きオンオフパ
ルス信号を発生する部分に該当する。また第３図は正弦
波状の線間電圧波形とその積分波形を想定する着想点の
説明のため示したものである。
るため示した波形図であり、それぞれ（ａ）は線間電圧
■ＵＶ 、 Ｖｖｗ ｌ ｖｗυの波形を、（ｂ）はこ
れら線間電圧波形の積分波形を示している。さらには、
（Ｃ）はＩ）ＷＭ電圧として例えばＶＵＶに相当する一
相分につき出力されたＰＷＭ電圧信号ＷＰの一例の波形
を示し、（ｄ）はその積分波形を示している。ここで第
２図に示す回路構成においてはゲート回路６は本発明に
係る信号発生のメカニズムに関連する部分であって、第
１図（ｂ） 、 （Ｃ） ｌこ示される如きオンオフパ
ルス信号を発生する部分に該当する。また第３図は正弦
波状の線間電圧波形とその積分波形を想定する着想点の
説明のため示したものである。
すなわち、第３図（ａ） 、 （ｂ）に示される線間電
圧波形、その積分波形間においては、インバータ部４Ｐ
７ の出力電圧が例えば実効値■ｏ２周波数Ｉとするに、（
１５１、（６１式で示されるものとなる。
圧波形、その積分波形間においては、インバータ部４Ｐ
７ の出力電圧が例えば実効値■ｏ２周波数Ｉとするに、（
１５１、（６１式で示されるものとなる。
ＶＵｙ ＝ ／２ Ｖ（１ｓｉｎ ２ ｗ ｆ ｔ
・・・・・・・・（５）また第３図（Ｃ）
、 （ｄ）においては、ＷＰのパルス波形におけるプ
ラス側がオンの場合に積分波形の傾斜が（２７０）の直
線となり、オフの場合にはフラットな直線となるもので
ある。かくの如く、インバータの出力電圧９周波数が定
まった際に（６）式に対応する関数の発生より、その関
数値に一例として３′個の傾斜したがって（±２７０）
、（０）をもつ折線で近似させることにより、その折線
部の（±２７０）の傾斜のところがオンパルス（マイナ
ス側はマイナスオンパルス）となるよう審こすればよい
ことがわかる。
・・・・・・・・（５）また第３図（Ｃ）
、 （ｄ）においては、ＷＰのパルス波形におけるプ
ラス側がオンの場合に積分波形の傾斜が（２７０）の直
線となり、オフの場合にはフラットな直線となるもので
ある。かくの如く、インバータの出力電圧９周波数が定
まった際に（６）式に対応する関数の発生より、その関
数値に一例として３′個の傾斜したがって（±２７０）
、（０）をもつ折線で近似させることにより、その折線
部の（±２７０）の傾斜のところがオンパルス（マイナ
ス側はマイナスオンパルス）となるよう審こすればよい
ことがわかる。
第４図は正弦波形成方法を用いてＩ’ＷＭ電圧波形を得
る場合の本発明による系統例を示すもので、７は関数発
生器、８はバイアス設定器、９は加算器、１０は減算器
、１１．１１’は比較器、１２はフリップフロップ素子
（ＦＦ）、１３はアンド素子（ＡＮＤ）、１４はカウン
タ素子である。ここで関数発生器７は、半導体記憶素子
によれば任意の関数を簡便に作成し得るものとして関数
折線近似検出法に採用された正弦波発生部分である。つ
ぎに第５図〜第６図を用いて第４図を詳細説明する。
る場合の本発明による系統例を示すもので、７は関数発
生器、８はバイアス設定器、９は加算器、１０は減算器
、１１．１１’は比較器、１２はフリップフロップ素子
（ＦＦ）、１３はアンド素子（ＡＮＤ）、１４はカウン
タ素子である。ここで関数発生器７は、半導体記憶素子
によれば任意の関数を簡便に作成し得るものとして関数
折線近似検出法に採用された正弦波発生部分である。つ
ぎに第５図〜第６図を用いて第４図を詳細説明する。
第４図において関数発生器７は、正弦波の各角度をアド
レス順にすなわち例えば０８〜１８００間を等分に０〜
２５５番地に割当て、各番地の内容がその角度に対応す
る正弦波積分値が前もって書込んでお索 かれるものとする。したがってアドレスを検挙するクロ
ックとして信号入力（ｋ／ｘＮｖ） 、すなわちインバ
ータ出力周波数の２５６倍のクロックを使用することに
より、出力Ｗ３がそのクロックごとに正弦波の関数値を
出力すること１こなる。またバイアス設定器８は、前記
正弦波関数の出力値に一定のバイアス値Ｂが加算されま
たは減算された波形の出力ｗ、１．Ｗ、ｌｌＩの二重力
値を得るため、加算器９およ９ び減算器１０とともに設けられてなる。この加算器９、
減算器１０の出力が比較器１１．１１’に与えられる。
レス順にすなわち例えば０８〜１８００間を等分に０〜
２５５番地に割当て、各番地の内容がその角度に対応す
る正弦波積分値が前もって書込んでお索 かれるものとする。したがってアドレスを検挙するクロ
ックとして信号入力（ｋ／ｘＮｖ） 、すなわちインバ
ータ出力周波数の２５６倍のクロックを使用することに
より、出力Ｗ３がそのクロックごとに正弦波の関数値を
出力すること１こなる。またバイアス設定器８は、前記
正弦波関数の出力値に一定のバイアス値Ｂが加算されま
たは減算された波形の出力ｗ、１．Ｗ、ｌｌＩの二重力
値を得るため、加算器９およ９ び減算器１０とともに設けられてなる。この加算器９、
減算器１０の出力が比較器１１．１１’に与えられる。
ここに、正弦波関数値を８ビツトの分解能で設定すると
き、そのディジタル値がθ〜２５５までとなってこれに
一定値を加減巽゛シた際にその範囲を越えることがある
が、この場合マイナス側は（０）に２５５を越える場合
には（２５５） ｌこ固定するものとする。
き、そのディジタル値がθ〜２５５までとなってこれに
一定値を加減巽゛シた際にその範囲を越えることがある
が、この場合マイナス側は（０）に２５５を越える場合
には（２５５） ｌこ固定するものとする。
かくの如き作用より得られる出力Ｗ３． 、ＷＳ、は出
力Ｗ３との波形関係が第５図のように示されるものとな
る。さらにかかる出力Ｗ３１．ｗＳ、より折線近似せ号
入力／ＣＫ Ｌ／たがって一定パルス幅のクロック信号
が与えられ、さらにカウンタ素子１４がクロＶり数を積
算の上山力Ｗｌを比較器１１．１１’にそれぞれ与える
。そして比較器１１は出力Ｗｌｌと出力Ｗａ８の値を比
較して（Ｗａｓ ＞ＷＳ１ ）となったとき立上りパル
スを発生し、比較器１１′は出力Ｗｓｓと出力Ｗｓｓの
値を比較して（Ｗｓｓ ＞Ｗｓｓ ）になったときに立
上りパルスを発生する。これら比較器ｉｔ、１１’出力
をすＩＯ セット端子Ｒ、セット端子Ｓに与えられるＦＦ１２は、
（Ｗｓ意＞ｗａｇ ）となったときパルスが立上つ（Ｗ
ｓｓ＞Ｗａｌ）になったときにそのパルスが立下る信号
を送出し得るものとなる。さらにこのＦＦ１２出力をカ
ウンタ素子１４人力のゲート信号とすることにより、出
力ｗ３１．ｗｓ２の波形間を折線で移動する特性を奏す
るものとなる。これは正弦波信号間を２個の傾斜で近似
したことになり、第６図のように示されるものとなる。
力Ｗ３との波形関係が第５図のように示されるものとな
る。さらにかかる出力Ｗ３１．ｗＳ、より折線近似せ号
入力／ＣＫ Ｌ／たがって一定パルス幅のクロック信号
が与えられ、さらにカウンタ素子１４がクロＶり数を積
算の上山力Ｗｌを比較器１１．１１’にそれぞれ与える
。そして比較器１１は出力Ｗｌｌと出力Ｗａ８の値を比
較して（Ｗａｓ ＞ＷＳ１ ）となったとき立上りパル
スを発生し、比較器１１′は出力Ｗｓｓと出力Ｗｓｓの
値を比較して（Ｗｓｓ ＞Ｗｓｓ ）になったときに立
上りパルスを発生する。これら比較器ｉｔ、１１’出力
をすＩＯ セット端子Ｒ、セット端子Ｓに与えられるＦＦ１２は、
（Ｗｓ意＞ｗａｇ ）となったときパルスが立上つ（Ｗ
ｓｓ＞Ｗａｌ）になったときにそのパルスが立下る信号
を送出し得るものとなる。さらにこのＦＦ１２出力をカ
ウンタ素子１４人力のゲート信号とすることにより、出
力ｗ３１．ｗｓ２の波形間を折線で移動する特性を奏す
るものとなる。これは正弦波信号間を２個の傾斜で近似
したことになり、第６図のように示されるものとなる。
またＦＦ１２の出力ＷＰ′は所要の１３ＷＭ電圧波形を
得るものになる。なおここに前記傾斜を（±２７０）、
（のとする場合、クロック周波数を正弦波関数の値と関
連して決定する必要があり、正弦波値が右下りの範囲（
１８０’−３６０°）にあっては第６図の（Ｗａｓ ＞
ｗ８． ）となったときパルスを減算する必要からＦ’
Ｆ１２の出力としてマイナス側パルスを作成せねばなら
ない。しかしこれらのことは、インバータにおいて（電
圧／周波数）の比率が決定された際に、インバータ周波
数に同期するクロック利用などより、例えばＦＦ１２部
分を追加する手法から実現することは容易である。
得るものになる。なおここに前記傾斜を（±２７０）、
（のとする場合、クロック周波数を正弦波関数の値と関
連して決定する必要があり、正弦波値が右下りの範囲（
１８０’−３６０°）にあっては第６図の（Ｗａｓ ＞
ｗ８． ）となったときパルスを減算する必要からＦ’
Ｆ１２の出力としてマイナス側パルスを作成せねばなら
ない。しかしこれらのことは、インバータにおいて（電
圧／周波数）の比率が決定された際に、インバータ周波
数に同期するクロック利用などより、例えばＦＦ１２部
分を追加する手法から実現することは容易である。
ｐＨ
つぎに、このようにして得られる線間電圧波形からゲー
トパルスを作成する方法について述べるものとするが、
その前に前記第４図回路部分は、三相インバータ適用の
場合２回路分用意すればよいことを示しておく。
トパルスを作成する方法について述べるものとするが、
その前に前記第４図回路部分は、三相インバータ適用の
場合２回路分用意すればよいことを示しておく。
すなわち、線間電圧の和は零になるはずであり、表１に
示す論理表の値とならなければいけなく、ＶＵＶ 、
ＶＶＷの値が定まれば■ｗυの値が必然的に定まるもの
となる。
示す論理表の値とならなければいけなく、ＶＵＶ 、
ＶＶＷの値が定まれば■ｗυの値が必然的に定まるもの
となる。
表 １
そして表１に示されるものは（−ｔ、ｏ、１）の３レベ
ル値をもつものであり、一般の論理素子は二値（０，１
）の値であるとしても、前記ＶＵＶの値から第７図に示
す如き回路部分から（＋Ｖｕｖ） 、 （−Ｖｔｒｖ）
の値を生成し得る。ここで、第７図は２個のコンパレー
タ１！５，１５’とノクト素子（ＮＯＴ）１６からなる
信号変換回路を示している。したがってかかる二値を得
る場合、表１に相当する論理表は表２に表されるものと
なり、三相分の信号全てが得られるものζこなる。
ル値をもつものであり、一般の論理素子は二値（０，１
）の値であるとしても、前記ＶＵＶの値から第７図に示
す如き回路部分から（＋Ｖｕｖ） 、 （−Ｖｔｒｖ）
の値を生成し得る。ここで、第７図は２個のコンパレー
タ１！５，１５’とノクト素子（ＮＯＴ）１６からなる
信号変換回路を示している。したがってかかる二値を得
る場合、表１に相当する論理表は表２に表されるものと
なり、三相分の信号全てが得られるものζこなる。
安 ２
さらにゲートパルスの論理は、例えばＵ和ゲートの（＋
ＵＧ ） 、 Ｖ和ゲートの（＋ＶＧ）と線間電圧ｖｔ
ｒｖ間において（７）式１こ示すようになる。
ＵＧ ） 、 Ｖ和ゲートの（＋ＶＧ）と線間電圧ｖｔ
ｒｖ間において（７）式１こ示すようになる。
（−１−ＵＧ） −（＋■ｏ ） ＝ＶυＧ
・・・・・・・・・（７）Ｃ（Ｊ） コトハ、（ｖＵＶ
＝ １ ） ｆＡ ラＩｆ （＋ＵＧ＝１ 、＋ＶＧ＝
Ｏ）しかとり得ないことを意味し、表１１表２に示す論
理表に対応するゲートの論理は表３に示すもの１３ となる。
・・・・・・・・・（７）Ｃ（Ｊ） コトハ、（ｖＵＶ
＝ １ ） ｆＡ ラＩｆ （＋ＵＧ＝１ 、＋ＶＧ＝
Ｏ）しかとり得ないことを意味し、表１１表２に示す論
理表に対応するゲートの論理は表３に示すもの１３ となる。
またゲートパルス信号を作成する回路例は第８図のよう
に示される。第８図化おいて１７はオア素子（ＯＲ）を
示している。すなわち、例えば（＋ＵＧ ）の信号パル
スは（−１−ｖυＶ）と（−Ｖｗυ）の論理和の信号で
あり、（−Ｕｏ）はＮＯＴ １６より（＋Ｕｏ）の否定
をとったものである。
に示される。第８図化おいて１７はオア素子（ＯＲ）を
示している。すなわち、例えば（＋ＵＧ ）の信号パル
スは（−１−ｖυＶ）と（−Ｖｗυ）の論理和の信号で
あり、（−Ｕｏ）はＮＯＴ １６より（＋Ｕｏ）の否定
をとったものである。
以上説明したように本発明によれば、インバータの出力
線間電圧をその積分値が正弦波の積分値と瞬時において
近似せしめることにより、原理的に基本波成分（インバ
ータ駆動周波数成分）のみ都″ を有する電動機駆動を行う装置十実現されるものとなり
、汎用性のある素子の採用可能な簡単な回１４ 路構成をもやで搬送波成分による電動機損失の増加を防
止する格別なゲート信号発生方式を提供できる。
線間電圧をその積分値が正弦波の積分値と瞬時において
近似せしめることにより、原理的に基本波成分（インバ
ータ駆動周波数成分）のみ都″ を有する電動機駆動を行う装置十実現されるものとなり
、汎用性のある素子の採用可能な簡単な回１４ 路構成をもやで搬送波成分による電動機損失の増加を防
止する格別なゲート信号発生方式を提供できる。
第１図は従来方式によるスイッチング信号を得る場合を
示す説明図、第２図は本発明が適用されは本発明１こよ
るＰＷＭ電圧波形を得る場合を示す系統図、第５Ｎａよ
び第６図は第４図説明のために示した波形図、第７図は
二値レベル変換回路例を示す図、第８図はゲートパルス
作成の回路例を示す図である。 ４・・・・・・インバータ部、５・・・・・・誘導電動
機（電動機）、６・・・・・・ゲート回路、７・・・・
・・関数発生器、８・・・・・バイアス設定器、１１．
１１’・・・・・・比較器、１２・・・・・・フリップ
フロップ素子（ＦＦ）、１４・・・・・カウンタ素子、
Ｖｕｖ ＊ Ｖｖｗ ＋ Ｖｗｔ＋−８間電圧、ＷＰ、
ＷＦ２・・・・・・ＰＷＭ電圧償号。 手続補正書（自発） 昭和５６年１０月ｌＬｆ日 特許庁長官 殿 １、事件の表示 昭和５６年特許願第１３５４０７号 ２ 発明の名称 ゲート信号発生方式 １ 補正をする者 事件との関係 特許出原人 郵便番号 １０４ 東京都中央区八重洲二丁目７番２号 明細書の「発明の詳細な説明」の欄 ５、補正の内容 明細書１３頁第１行目「となる。」のあとに、つぎの文
章を−２′ ４２５−
示す説明図、第２図は本発明が適用されは本発明１こよ
るＰＷＭ電圧波形を得る場合を示す系統図、第５Ｎａよ
び第６図は第４図説明のために示した波形図、第７図は
二値レベル変換回路例を示す図、第８図はゲートパルス
作成の回路例を示す図である。 ４・・・・・・インバータ部、５・・・・・・誘導電動
機（電動機）、６・・・・・・ゲート回路、７・・・・
・・関数発生器、８・・・・・バイアス設定器、１１．
１１’・・・・・・比較器、１２・・・・・・フリップ
フロップ素子（ＦＦ）、１４・・・・・カウンタ素子、
Ｖｕｖ ＊ Ｖｖｗ ＋ Ｖｗｔ＋−８間電圧、ＷＰ、
ＷＦ２・・・・・・ＰＷＭ電圧償号。 手続補正書（自発） 昭和５６年１０月ｌＬｆ日 特許庁長官 殿 １、事件の表示 昭和５６年特許願第１３５４０７号 ２ 発明の名称 ゲート信号発生方式 １ 補正をする者 事件との関係 特許出原人 郵便番号 １０４ 東京都中央区八重洲二丁目７番２号 明細書の「発明の詳細な説明」の欄 ５、補正の内容 明細書１３頁第１行目「となる。」のあとに、つぎの文
章を−２′ ４２５−
Claims (1)
- インバータ部出力を誘導電動機に供給して可変速運転を
行う正弦波方式パルス幅変調形インバータ、該正弦波方
式パルス幅変調形インバータの電圧制御素子へゲート信
号を発生する方式に詔いて、出力線間電圧の積分値に対
応する正弦波関数を発生する手段を有するとともに、該
手段の出力値を直流電圧レベルおよび零レベルを傾斜と
する折線で近似することにより、誼直流電圧レベルの傾
斜となる時間帯をオンとしかつ零レベルを傾斜とする時
間帯をオフとするパルス信号を送出せしめ、該パルス信
号より各相のゲート信号を生成するよう１こしたことを
特徴とするゲート信号発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135407A JPS5839274A (ja) | 1981-08-31 | 1981-08-31 | ゲ−ト信号発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135407A JPS5839274A (ja) | 1981-08-31 | 1981-08-31 | ゲ−ト信号発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839274A true JPS5839274A (ja) | 1983-03-07 |
Family
ID=15150998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135407A Pending JPS5839274A (ja) | 1981-08-31 | 1981-08-31 | ゲ−ト信号発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839274A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109135U (ja) * | 1987-01-07 | 1988-07-13 | ||
| JP2016116251A (ja) * | 2014-12-10 | 2016-06-23 | 旭化成エンジニアリング株式会社 | インバータノイズ除去方法、およびインバータ等を含む設備の診断方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361025A (en) * | 1976-11-12 | 1978-06-01 | Fuji Electric Co Ltd | Controlling inverer |
| JPS56107788A (en) * | 1980-01-25 | 1981-08-26 | Toshiba Corp | Voltage inverter |
-
1981
- 1981-08-31 JP JP56135407A patent/JPS5839274A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361025A (en) * | 1976-11-12 | 1978-06-01 | Fuji Electric Co Ltd | Controlling inverer |
| JPS56107788A (en) * | 1980-01-25 | 1981-08-26 | Toshiba Corp | Voltage inverter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109135U (ja) * | 1987-01-07 | 1988-07-13 | ||
| JP2016116251A (ja) * | 2014-12-10 | 2016-06-23 | 旭化成エンジニアリング株式会社 | インバータノイズ除去方法、およびインバータ等を含む設備の診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Marchesoni | High-performance current control techniques for application to multilevel high-power voltage source inverters | |
| US4870557A (en) | Simplified quasi-harmonic neutralized high power inverters | |
| KR920001946B1 (ko) | 인버터의 제어장치 | |
| US4914396A (en) | PWM waveform generator | |
| JPS6115669B2 (ja) | ||
| US4179727A (en) | Control device for a pulse-width modulated inverter | |
| JPH10201246A (ja) | Ｐｗｍインバータ装置 | |
| CN1045494A (zh) | 桥路控制过程及其实现装置 | |
| US6323610B1 (en) | Silent spin sine wave generator | |
| JPS631835B2 (ja) | ||
| Rahim et al. | PWM ASIC design for the three-phase bi-directional buck converter | |
| JP2666641B2 (ja) | Ｐｗｍ波形生成方法及びインバータ装置 | |
| JP3108003B2 (ja) | 電流形変換器の制御装置 | |
| JPS5943912B2 (ja) | 多相交流インバ−タ | |
| JPH0197174A (ja) | 電力変換装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JP2915668B2 (ja) | インバータ装置の制御装置 | |
| JP3676629B2 (ja) | モータ制御装置 | |
| JP2654118B2 (ja) | Ｐｗｍ制御方法 | |
| JP3023257B2 (ja) | 誘導発電機の制御方法およびその制御装置 | |
| JP2531681B2 (ja) | 電流形ｐｗｍコンバ―タの制御装置 | |
| JPH0145275Y2 (ja) | ||
| JPS63310376A (ja) | 電流形ｐｗｍコンバータの制御装置 | |
| JPH0561871B2 (ja) | ||
| KR960007564B1 (ko) | 펄스폭변조신호 발생회로 |