JPS5839324A

JPS5839324A - タイミングパルス発生回路

Info

Publication number: JPS5839324A
Application number: JP56138118A
Authority: JP
Inventors: Hidehiko Kobayashi; 秀彦小林
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1981-09-02
Filing date: 1981-09-02
Publication date: 1983-03-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はタイミングパルス発生回路、特に情報処理装置
への使用に適したタイミングパルス発生回路に関する。

一般にタイミングパルスはその精度、安定性および可変
範囲が重要な評価要素となるが、タイミングパルス発生
回路が大規模集積回路（ＬＳ　Ｉ　）化される場合には
、大規模回路の特徴である論理ゲート数に対する入出力
信号ビン数の少なさのために調整手段を講じ難くなり、
特に精度と可変範囲を向上させる手法を工夫する必要が
ある。

従来のこの種のタイミングパルス発生回路の一つは、起
動信号に応答して外部から与えられる第１クロ、りをシ
フトしてピット毎に出力する一つのシフトレジスタと、
予め定めた論理値と前記シフトレジスタの出力信号とを
比較し両者が一致すると信号を出力する複数の選択回路
と、それぞれ１対の該選択回路の出力信号を受けかつ前
記第１クロツクに同期し同一周波数の第２クロツクに応
答してセ、トマたはリセットされる複数の７す、ブフロ
ップとを含み、前記論理値により波形の転換点が決るタ
イミングパルスを前記フリップ７０゜プ出力信号として
騒る。

以下に、従来のタイミングパルス発生回路の例について
図面全参照して詳細に説明する。

第１図は従来のタイミングパルス発生回路の一例を示す
プロ、り図であり、第２図は第１図に示す従来例の動作
を説明するためのタイムチャートである。

本従来例はシフトレジスタ１０と、４個の選択回路３０
，４０．５０および６０と、２個の７リツプフロツプ７
０．８０とを備えている。

参照法号１は起動信号、同１１はクロック、同１２〜１
５はそれぞれシフトレジスタ１０からの出力信号（シフ
トレジスタ出力信号）、同３２゜４２．５２および６２
はそれぞれ選択回路、３０゜４０．５０および６０から
の出力信号（選択回路出力信号）、同７１．８１は第２
クロツク、同７２゜シフトレジスタ１０は起動信号１に
よシタイミングｔ・において起動されて、シフトレジス
タ出力信号１２〜１５を各選択回路３０，４０．５０お
よび６０の全てに与える。これらのシフトレジスタ出力
信号１２〜１５はそれぞれ選択回路３０゜４０．５０お
よび６０において予め固定的に定め友論理（［１□６（
１６進数表現による１）４□６２１６および８１６　　
と比較される。

タイミングｔ１になると、選択回路３０においてシフト
レジスタ出力信号１２〜１５から得られる論理値が１１
６になるため、選択回路３０は選択回路出力信号３２ｆ
：出力する。

同様にして、タイミングｔｓ、を雪およびｔ４において
、それぞれ選択回路出力信号４２．５２および６２が得
られる。

選択回路出力信号３２と４２はそれぞれフリップ７０．
プ７０のセット端子とリセット端子、選択回路出力信号
５２と６２Ｆｉそれぞれフリップフロ、プ８０のセット
端子とリセット端子に供給される。このようにして、選
択回路出力信号３２で前縁、選択回路出力信号４２で後
縁が決るタイミングパルス７２がフリップフロップ７０
からの出力信号として得られる。同様にして、選択回路
出力信号５２で前縁、選択回路６２で後縁が決るタイミ
ングパルス８２が７す、プ７０ツブ８０の出力信号とし
て得られる。

第２図にお込て、起動信号１．クロ、り１１の信号波形
のうちそれぞれ参照記号ａ、ｂで指す傾斜線は、それぞ
れの信号発生源の生産のバラツキのために、それぞれの
信号の波形転換点が分散することを示している。

また、シフトレジスタ出力信号１２のうち参照記号Ｃで
指す傾斜線は、シフトレジスタ１０の生産のバラツキに
上記した起動信号１とクロック１１との信号の波形転換
点の分散が加わった結果、シフトレジスタ出力信号の波
形転換点が分散することを示している。

従って、選択回路３０，４０．５０および６０の生産の
バラツキが加わった選択回路出力信号３２゜４２．５２
および６２における斜線を施し九部分は、信号の転換点
が分散する範囲となる。

すなわち、従来のタイミングパルス発生回路はタイミン
グパルスの波形転換点が一つの論理値で決ってしまうた
め、回路のバラツキを補正できず、タイミングパルスの
可変範囲は充分な広さを得られないという第１の欠点が
ある。

さらに、タイミングパルス発生回路１ｋ　Ｌ　Ｓ　Ｉ＝
化して一つの集積回路とした場合に、ディスクリート回
路のように個別に最適設計を行なうのでは多大な開発設
計費を要するため、ＬＳＩ化し難すという第２の欠点が
ある。

本発明の目的は、これらの欠点を除去し可変範囲が広く
、かつ汎用性のあるＬＳＩ化に適したタイミングパルス
発生回路を提供することにある。

本発明の回路は、各々が同一起動信号に応答して外部か
ら与えられる同一周波数ｌがっ相互に位相のずれた第１
クロ、りをシフトしてビット毎に出力する複数のシフト
レジスタと、予め定め次論理値と前記シフトレジスタの
番号および出方信号とを比較し両者が一致すると信号を
出方する複数の選択回路と、前記論理値を前記選択回路
対応に供給できる論理値供給手段と、前記選択回路のう
ちの予め定められた一対の出力信号をそれぞれセ、トま
たはリセット入力信号とする複数のフリ。

プフロップと、前記第１クロツクに同期し同一周波数の
第２クロ、りを前記フリップフロ、プ対応に供給できる
第２クロック供給手段とを一実装単位に含み、前記論理
値と前記第２クロツクとにより前縁もしくは後縁が決る
タイミングパルス発生用パルスヲ前記フリ、ブフロ、プ
の出力信号として得るようにしたことを特徴とする。

次に、本発明の実施例につ込て図面を参照して詳細に説
明する。

第３図は本発明の一実施例を示すプロ、り図であり、第
４図は第３図に示す実施例の動作を説明するためのタイ
ムチャートである。

本実施例は、２個のシフトレジスタ１０，２０．４個の
選択回路３０，４０．５０および６０１２個のフリ、プ
フロ、プ７０，８０を備えている。

参照番号１ｔｉ起動信号、同１１と２１は第］クロ、り
、同１２〜１５と２２〜２５Ｆｉそれぞれシフトレジス
タ１０．２０からの出力信号（シフトレジスタ出力信号
）、同３１，４１．５１および６１はそれぞれ選択回路
３０，４０．５０および６０に外部で設定されて供給さ
れる論理値、同３２゜４２．５２および６２はそれぞれ
選択回路３０゜４０．５０および６０からの出力信号（
選択回路出力信号）、同７１と８１はそれぞれフリップ
フロップ７０と８０に外部で調整されて供給される第２
クロツク、同７２と８２はそれぞれフリ、プフロップ７
０と８０からの出力信号（タイミングパルス発生用パル
ス）ヲ示す。

第１クロ、り１１と２１とは時間φだけ位相がずれてい
る。論理値３１．．４１．５１および６１はそれぞれ４
ビツトからなり、最上位ビットでシフトレジスタ１０ま
たＦｉ２０の指定を、残る３ビ、トでシフトレジスタｌ
Ｏと２０の出方信号にょ夛求まる論理値の指定をそれぞ
れ行う。

いま、第４図に示すようにタイミングパルス発生用パル
ス７２ｔ−タイミングｔ＊＋ｌにおいて発生させるプロ
セスを以下に説明する。

シフトレジスタ１０．２０は起動信号１によりタイミン
グｔ・において起動されて、時間φだけずれた同波形の
シフトレジスタ出力信号１２〜１５と２２〜２５とを各
選択回路３０，４０，５０および６０の全てに与える。

これらのシフトレジスタ出力信号１２〜１５と２２〜２
５とはそれぞれの選択回路３０，４０．５０および６０
において、それぞれの論理値３１，４１，５１および６
１と比較される。ここで、第４図に示す参照番号１１゜
２１．１，１２，１３，１４，１５，２２，２３゜２４
．２５で指す波形の転換点は、すべて第２図の参照記号
ａ＃　ｂ＃　’で示す波形の転換点における分散を有し
ている。

論理値３１は２０．（１６進数表現による２）、同４１
は３□６にそれぞれ設定されている場合には論理値３１
の最上位ビットはＯであるため、タイミングｔｓになる
と選択回路３０は仮想選択回路出力信号３２′を出力し
ようとする。しかしながら、仮想選択回路出力信号３２
′は第１クロ。

り１１の発生源、カウンタｌＯおよび選択回路３０の生
産バラツキに起因して前縁と後縁線斜線よ施したように
分散し、実効的なパルス幅は狭められることになる。

この分散幅ｄが時間幅ｊより大きいと、タイミングｔｓ
　＋７においては仮想ｙ！ｔｔ回路出方信号３ノが確実
に立ち下っているという保証がないため、第２クロ、り
７１をタイミングｔｓ＋Ｊに設定できないことになり、
所期のタイミングパルス発生用パルス７２を得ることが
できない。

そこで、論理値３１Ｆｉ９１．に設定しておくと、論理
値３１の最上位ビットは１であるため、タイミングｔ１
◆＋になると選択回路３ｏにおいてシフトレジスタ出力
信号２２〜２４と論理値３１とが一致するようになり、
この場合にはタイミングｔｓ＋ｌは選択回路出方信号３
２の確定域内にあるためフリップフロップ７（ｌセ、ト
シ所期の目的を達成することができる。

選択回路４０はタイミングｔｓ　＋）において選択回路
出力信号４２を出方し、これはフリップフロ、プ７０を
リセットするのに使用されてタイミングｔｉ＋７におい
てタイミングパルス発生用パルス７２の立上りを決定す
る。

このようにして得られたタイミングパルス発生用パルス
７２は、その立下り時点のみを精度よく設定するように
、第２クロツク７１が調整されてフリップフロップ７０
に供給されており、立上り時点は副次的に決るのみであ
る。

立上り時点を精度よく設定するように第２クロツク７１
を調整してフリップフロップ８０に供給し、タイミング
パルス発生用パルス７２を得たのと同じようにして、タ
イミングパルス発生用パルス８２を得ることができる。

タイミングパルス発生用パルス７２と８２とを外部で組
み合せることにより、立下り時点および立上り時点が精
度よく設定された最終的なタイミングパルスを得ること
ができる。

上述の実施例においては、第２クロツク７１はタイミン
グパルス発生用パルス７２の前縁、第２クロ、り８１は
タイミングパルス発生用パルス８２の後縁をそれぞれ決
定するように外部で調整されて供給されているが、第２
クロツク７１と８１はそれぞれタイミングパルス発生用
パルス７２と８２の後縁と前縁を決定するように外部で
調整されてもよいことはもちろんのことである。

また、フリップフロップ７ｏと８０とは、ツレぞれ選択
回路出力信号３２．４２と５２．６２とを入力としてい
るが、必ずしもこれに限定されるものではなく、任意の
選択回路出方信号を入山信号としてもよい。

さらに、フリップフロ、プ７ｏと８０とはセットリセッ
ト型７す、プフロップとしているが必ずしもこれに限定
されず、例えばＤ型フリ、プフロ、プを用いてもよい。

本実施例の第１の効果は、シフトレジスタを２個備え該
シフトレジスタに供給される第１クロ。

りの位相１＋だけずらせることにより、タイミングパル
スの可変範囲をφだけ広げ得ることである。

本実施例の第２の効果は、論理値３１，４１゜５１およ
び６１を外部において調整しそれぞれ選択回路３０，４
０．５０および６０に直接供給している友め、論理値選
択の自由度が大きいことである。

第３図に示した実施例において、論理値３１゜４１．５
１および６１を該タイミングパルス発生回路内において
予め固定的に設定されているように変更した第２の実施
例が考えられるが、本実施例の効果は外部端子数を大幅
に削減できることである。

第３図に示した実施例において、論理値３１゜４１．５
１および６１Ｆｉ該タイミングパルス発生回路内に含ま
れ、かつ選択回路３０．４０．５０および６０対応に設
けられた記憶回路に予め外部から設定しておき該各記憶
回路からの出力信号として選択回路３０，４０．５０お
よび６０に供給するように変更した第３の実施例が考え
られる。

本実施例の効果は、論理値設定の自由度は第１の実施例
差みでありながら外部端子管削減できることである。

第３図に示した実施例において、論理値３１゜４１．５
１および６１は該タイミングパルス発生回路内に含まれ
、かつ選択回路３０．４０．５０および６０対応に設け
られ九論理演算回路に予め外部から与えられた入力信号
に対する該各論理演算回路からの出力信号として選択回
路３０，４０゜５０および６０に供給するように変更し
た第４の実施例が考えられる。本実施例の効果は、論理
値設定の自由度は第３の実施例に劣るものの電源の切断
や投入によっても第３の実施例のように設定された論理
値を失うことがなく、また端子数も第３の実施領並みに
削減できることである。

第３図に示した実施例において、第２クロツク７１と８
１Ｆｉ該タイミングパルス発生回路内に含まれかつフリ
ップフロップ７０と８０対応に設けられた調整外部端子
付遅延線のを々に外部から共通的に供給される第３クロ
ツクに対する該遅延線出力信号としてフリップフロップ
７０と８０に供給され第２クロツク７１と８１の調整は
前記調整端子を介して外部から行うように変更した第５
の実施例が考えられる０本実施例の効果は第２クロ、り
供給用端子数を削減できることである。

本発明によれば、以上述べたように、シフトレジスタを
複数化し、該各シフトレジスタの出力信号が予め設定さ
れた論理値に一致したとき出力される２つの信号をセッ
ト・リセット信号とするフリップ７０．プに、外部から
調整可能なりロックを供給するように構成されたタイミ
ングパルス発生回路を同一回路内に含ませることにより
、生産のバラツキに起因する有効動作時間幅の狭小化を
補正できるようになり、たとえ、ＬａＩ化されても可変
範囲が広いタイミングパルスが得られるようになる。

【図面の簡単な説明】

第１図は従来の一例を示すブロック図、第２図は第１図
に示す例来例の動作管説明するためのタイムチャート、
第３図は本発明の一実施例を示すブロック図、第４図は
第３図に示す実施例の動作を説明するためのタイムチャ
ートである。第１図、第３図において％１０，２０・・・・・・シフ
トレジスタ、３０，４０，５０．６０・・・・・・選択
回路％７０，８Ｑ・・・・・・フリップフロップ、ｌ・
・・・・・起動信号、１１．２１・・・・・・第１クロ
ツク、１２〜１５．２２〜２５・−・・・・シフトレジ
スタ出力信号、３１，４１，５１．６１・・・・・・論
理値、３２゜４２．５２．６２−・・・・・選択回路出
方信号、７１゜８１・・・・・・第２クロ、り、７２．
８２・旧・・タイミングパルス発生用パルス。 σｆ杭　／　図杭　Ｚ　図篤　４　図

Claims

【特許請求の範囲】

（１）　　各々が同一起動信号に応答して外部から与え
られる同一周波数かつ相互に位相のずれた第１クロ、り
をシフトしてビット毎に出力する複数のシフトレジスタ
と、予め定めた論理値と前記シフトレジスタの番号およ
び出力信号とを比較し両者が一致すると信号を出力する
複数の選択回路と、前記論理値を前記選択回路対応に供
給できる論理値供給手段と、前記選択回路のうちの予め
定められた一対の出力信号をそれぞれセットまたはリセ
ット入力信号とする複数のフリップフロップと、前記第
１クロツクに同期し同一周波数の第２クロ、りｔ前記７
す、プフロップ対応に供給できる第２クロック供給手段
とを一実装単位に含み、前記論理値と前記第２クロツク
とにより前縁もしくは後縁が決るタイミンクハルス発生
用パルス金前記フリ、プフロップの出力信号として得る
ようにしたことを特徴とするタイミングパルス発生回路
。
（２）前記論理値供給手段は当該タイミングパルス発生
回路内において前記選択回路対応に予め固定的に設足さ
れた信号を前記論理値として供給する手段としたことを
特徴とする特許請求の範囲第（１）項記載のタイミング
パルス発生回路。
（３）前記論理値供給手段は前記選択回路対応に設けら
れた外部端子および該外部端子から前記選択回路に直結
されたｆｆ１ｉ続線としたこと全特徴とする特許請求の
範囲第（１）項記載のタイミングパルス発生回路。
（４）前記論理値供給手段は前記選択回路対応に予め外
部から与えられた論理値を記憶し該記憶内容を前記選択
回路に供給できる記憶回路としたことを特徴とする特許
請求の範囲第（１）項記載のタイミングパルス発生回路
。
（５）　　前記論理値供給手段は予め外部から与えられ
た入力信号に対して論理演算し前記選択回路対応に前記
論理値が得られる論理演算回路としたことを特徴とする
特許請求の範囲第（１）項記載のタイミングパルス発生
回路。
（６）　　前記第２クロック供給手段は前記フリップフ
ロ、プ対応に設けられた外部端子および該外部端子から
前記フリ、プフロ、プに直結された接続線としたことを
特徴とする特許請求の範囲（１）〜（５）項記載のタイ
ミングパルス発生回路。
（７）前記第２クロック供給手段は外部から供給される
第３クロ、りに対し前記フリップフロップ対応に得られ
る遅延出力信号を前記第２クロツクとして前記フリップ
フロ、プに供給することのできる遅延回路としたことを
特徴とする特許請求の範囲第（１）〜（５）項記載のタ
イミングパルス発生回路。