JPS5840835A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5840835A JPS5840835A JP56138925A JP13892581A JPS5840835A JP S5840835 A JPS5840835 A JP S5840835A JP 56138925 A JP56138925 A JP 56138925A JP 13892581 A JP13892581 A JP 13892581A JP S5840835 A JPS5840835 A JP S5840835A
- Authority
- JP
- Japan
- Prior art keywords
- extraction electrode
- film
- semiconductor device
- external extraction
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本完明は半導体装置にかかり、とくにモールド樹脂封止
さｒＬ２半導体装置の耐湿性を向上させる構造に関する
ものでおる。
さｒＬ２半導体装置の耐湿性を向上させる構造に関する
ものでおる。
一般にモールド樹脂封入さｆ′した半導体用パッケージ
は、その量産性の良さおよびその低価格のため広く使用
さｎている。しかし、他のパッケージ例えばハーメチッ
クシールさしたセラミックパッケージに比べ、周囲から
の水分や湿気がモールド樹脂中を浸透しやすい。そのた
め浸透してきた水分が狭面安定用及び＠面形状を緩くす
る絶縁膜として使用さｎている不純物含有ガラス、特に
リン珪化ガラス（以下Ｐ Ｓ Ｇｇと称する〕と反応し
てリン酸となる。このリン酸が配線用金属で多るアルミ
ニウムを溶解してしまい、ついには不良に至る欠点を有
し、モールド樹脂封入さ扛た半導体用パッケージの耐湿
性を低下させていた。
は、その量産性の良さおよびその低価格のため広く使用
さｎている。しかし、他のパッケージ例えばハーメチッ
クシールさしたセラミックパッケージに比べ、周囲から
の水分や湿気がモールド樹脂中を浸透しやすい。そのた
め浸透してきた水分が狭面安定用及び＠面形状を緩くす
る絶縁膜として使用さｎている不純物含有ガラス、特に
リン珪化ガラス（以下Ｐ Ｓ Ｇｇと称する〕と反応し
てリン酸となる。このリン酸が配線用金属で多るアルミ
ニウムを溶解してしまい、ついには不良に至る欠点を有
し、モールド樹脂封入さ扛た半導体用パッケージの耐湿
性を低下させていた。
この不良に対して半導体装置の表面を緻輩なパッシベー
ション膜（以後、カバー膜と称する）で被うことにより
外部から浸透してきた水分とＰｉＧ膜を反応させないよ
うな対策が施されてきた。
ション膜（以後、カバー膜と称する）で被うことにより
外部から浸透してきた水分とＰｉＧ膜を反応させないよ
うな対策が施されてきた。
該対策によりカバー膜で被わｎた部分の耐湿性は向上し
た。しかし、カバー膜で被うことの出来ない部分特に外
部引き出し電極部についてはアルミニウムが露出して騒
るためモールド樹脂中を浸透してきた水分等が原因で溶
解してしまう問題が依然として残っている。こ′ｔ′Ｌ
、を第１図および第２図を用いて説明する。第１図は従
来構造に於けるポンディングパッド部の断面図であり、
■はＰ型半導体基板、２は二酸化シリコン膜、３はＰＳ
Ｇ膜、４は外部引き出し電極、５はカバー膜で必る。こ
ノ状ｍｒｔｓメタライゼーション後カバー膜５を形成し
た段階の断面図である。次に第２図に示すように写真蝕
刻法により外部引出し電極４上のカバー膜５にケースの
内部リードと電気的接続を行うためのスルーホールを開
孔する。この時、カバー族のエッチャントにより、外部
引出し電極４のアルミニウムもエツチングさｎ、膜厚が
薄くなると同時に、エツチングがアルミニウムのグレイ
ンに沿って進み外部引き出し電極４の下のＰＳＧ膜３に
まで達するピンホール６が開いてし′まう。外部引き出
し電極４上にピンホール６が開いた状態で。
た。しかし、カバー膜で被うことの出来ない部分特に外
部引き出し電極部についてはアルミニウムが露出して騒
るためモールド樹脂中を浸透してきた水分等が原因で溶
解してしまう問題が依然として残っている。こ′ｔ′Ｌ
、を第１図および第２図を用いて説明する。第１図は従
来構造に於けるポンディングパッド部の断面図であり、
■はＰ型半導体基板、２は二酸化シリコン膜、３はＰＳ
Ｇ膜、４は外部引き出し電極、５はカバー膜で必る。こ
ノ状ｍｒｔｓメタライゼーション後カバー膜５を形成し
た段階の断面図である。次に第２図に示すように写真蝕
刻法により外部引出し電極４上のカバー膜５にケースの
内部リードと電気的接続を行うためのスルーホールを開
孔する。この時、カバー族のエッチャントにより、外部
引出し電極４のアルミニウムもエツチングさｎ、膜厚が
薄くなると同時に、エツチングがアルミニウムのグレイ
ンに沿って進み外部引き出し電極４の下のＰＳＧ膜３に
まで達するピンホール６が開いてし′まう。外部引き出
し電極４上にピンホール６が開いた状態で。
モールド樹脂封入技術により組み立てらｎた半導体装置
は、周囲に存在する水分等がモールド樹脂中を浸透しシ
リコン半導体板面に達し、外部引き出し′電極４に開い
たスルーホール６を通り、Ｐ８Ｇ膜３と反応してしまい
、リン酸となり、外部引き出し電極４のアルミニラムラ
溶解してし１い。
は、周囲に存在する水分等がモールド樹脂中を浸透しシ
リコン半導体板面に達し、外部引き出し′電極４に開い
たスルーホール６を通り、Ｐ８Ｇ膜３と反応してしまい
、リン酸となり、外部引き出し電極４のアルミニラムラ
溶解してし１い。
ついには半導体装置を不良に到らしめてしまう耐湿性上
の欠陥を有していた。
の欠陥を有していた。
本元明は、上記不都合を改善（〜、しいてはモールド樹
脂封入さ−ｊした半導体装置の耐湿性を向上させる構造
を提供するものである。
脂封入さ−ｊした半導体装置の耐湿性を向上させる構造
を提供するものである。
本兇明は半導体基板上に形成さｎた二酸化シリコン膜と
、該二酸化シリコン膜上に形成さ−ｎたリンカラスＪ−
と、該リンガラス層上に形成さした第１の外部引出し電
極と、該第１の外筒≦引き出し電極上ＶＣ形取さγした
絶縁層と、該絶縁層に開孔さｒした少くとも２個以上の
開孔部と該絶縁層上に形成さγした第２の外部引出し電
極とを有し、前記第１の外部引出し電極と第２の外部引
出し電極とが前記絶縁）−に設けらｎた開孔部を通して
、互いに電気的接続がなさγしていることを特徴とする
半導体装置にある。
、該二酸化シリコン膜上に形成さ−ｎたリンカラスＪ−
と、該リンガラス層上に形成さした第１の外部引出し電
極と、該第１の外筒≦引き出し電極上ＶＣ形取さγした
絶縁層と、該絶縁層に開孔さｒした少くとも２個以上の
開孔部と該絶縁層上に形成さγした第２の外部引出し電
極とを有し、前記第１の外部引出し電極と第２の外部引
出し電極とが前記絶縁）−に設けらｎた開孔部を通して
、互いに電気的接続がなさγしていることを特徴とする
半導体装置にある。
以下本発明の詳細な説明する第３図乃至第６図は本発明
一実施例の工程説明図でめり１次にこｎ等の図を参照し
つつ説明する。
一実施例の工程説明図でめり１次にこｎ等の図を参照し
つつ説明する。
第３図は通常の技法を通用し、Ｐ型シリコン牛導体基板
ｌ上にフィールドの二酸化シリコン膜２゜絶縁及び段部
のだらしのためのＰＳＧ膜３第３第１部引出し電、１ｉ
ｉ４Ａゲート酸化腺７、シリロンゲート８．ソース顎域
或いはドレイン領域であるへ型不純物導入領域９、ソー
ス領域或いはドレイン領域からの引き出し電極１０およ
びカバー膜５が形成さｔ”した状態を弐わしでいる。
ｌ上にフィールドの二酸化シリコン膜２゜絶縁及び段部
のだらしのためのＰＳＧ膜３第３第１部引出し電、１ｉ
ｉ４Ａゲート酸化腺７、シリロンゲート８．ソース顎域
或いはドレイン領域であるへ型不純物導入領域９、ソー
ス領域或いはドレイン領域からの引き出し電極１０およ
びカバー膜５が形成さｔ”した状態を弐わしでいる。
次に第４回向に示すように、写真蝕刻法により第１の外
部引き出し１！極４Ａ上のカバー族６に少なくとも２個
以上のコンタクト穴１１ｔ−形成する。
部引き出し１！極４Ａ上のカバー族６に少なくとも２個
以上のコンタクト穴１１ｔ−形成する。
第４図（均は第４図（６）の平向図でめり、第４図（均
では該コンタクト穴１１が１２個形成さしている。
では該コンタクト穴１１が１２個形成さしている。
咳コンタクト穴１１を開孔する時に第１の外部引き出し
＊ｇ４のアルミニウムがカバー膜５のエラ５− チャントによりエツチングさｎ該第１の外部引き出し′
に極４の下の１’ＳＧ膜３にまで達するピンホール６が
形成さしてしｌう。次に第５図に示す如く、例えば、ス
パッタ蒸着法などにより、およそ１μｍ程度のアルミニ
ウム１２Ａを全面に形成する。その後写真蝕刻法により
第２の外部引出し電極１２を形成する。この状態を第６
図に示す。この状態では、もはや第２の外部引き出し電
極１２のアルミニウムにはＰＩＳＯ膜３に達するピンホ
ール６は開いていない。そのため、本発明による構造を
有する半導体装置をモールド樹脂封入技術を用いて組み
立てた製品は、たとえ外部より水分が浸透してきても水
分はＭ２の外部引き出し電極においてＰＳＧ膜と反応出
来ないので、第２の外部引出し電極のアルミニウムは溶
解さｎず、耐湿性のすぐｎた半導体装置を得ることが出
来る。
＊ｇ４のアルミニウムがカバー膜５のエラ５− チャントによりエツチングさｎ該第１の外部引き出し′
に極４の下の１’ＳＧ膜３にまで達するピンホール６が
形成さしてしｌう。次に第５図に示す如く、例えば、ス
パッタ蒸着法などにより、およそ１μｍ程度のアルミニ
ウム１２Ａを全面に形成する。その後写真蝕刻法により
第２の外部引出し電極１２を形成する。この状態を第６
図に示す。この状態では、もはや第２の外部引き出し電
極１２のアルミニウムにはＰＩＳＯ膜３に達するピンホ
ール６は開いていない。そのため、本発明による構造を
有する半導体装置をモールド樹脂封入技術を用いて組み
立てた製品は、たとえ外部より水分が浸透してきても水
分はＭ２の外部引き出し電極においてＰＳＧ膜と反応出
来ないので、第２の外部引出し電極のアルミニウムは溶
解さｎず、耐湿性のすぐｎた半導体装置を得ることが出
来る。
第１図及びＭ２図は従来技術の半導体装置を示す断面図
であり、第３図乃至第６図は本発明の実６− 流側を工程順に示す断面図および平面図である。 図に於いて％ ｌ・・・・・・Ｐ型半導体基板、２・・
・・・・二酸化シリコン膜、３・・・・・・ＰＥＧ膜、
４・・・・・・第１の外部引き出し電極、４Ａ・・・・
・・外部引き出し電極。 ５・・・・・・カバー膜、６・・・・・・ピンホール、
７・・・・・・フート酸化膜、８・・・・・・シリコン
ゲート、９・・・・・・ソース領域或いはドレイン領域
であるＮ型不純物導入領域、１０・・・・・・ソース領
域或いはドレイン領域からの引き出し゛電極、１１・・
・・・・第１の外部引き出し電極と第２の外部引き出し
電極を電気的に接続するコンタクト孔、１２・・・・・
・第２の外部引き出し電極である。 ７− 第 １ 区 第Ｚ図
であり、第３図乃至第６図は本発明の実６− 流側を工程順に示す断面図および平面図である。 図に於いて％ ｌ・・・・・・Ｐ型半導体基板、２・・
・・・・二酸化シリコン膜、３・・・・・・ＰＥＧ膜、
４・・・・・・第１の外部引き出し電極、４Ａ・・・・
・・外部引き出し電極。 ５・・・・・・カバー膜、６・・・・・・ピンホール、
７・・・・・・フート酸化膜、８・・・・・・シリコン
ゲート、９・・・・・・ソース領域或いはドレイン領域
であるＮ型不純物導入領域、１０・・・・・・ソース領
域或いはドレイン領域からの引き出し゛電極、１１・・
・・・・第１の外部引き出し電極と第２の外部引き出し
電極を電気的に接続するコンタクト孔、１２・・・・・
・第２の外部引き出し電極である。 ７− 第 １ 区 第Ｚ図
Claims (1)
- 半導体基板上に形成さ−ｒしたＭｌの絶縁層と、該第１
の絶縁層上に形成されたリンガラス層と、該リンガラス
層上に形成さ′ｎ友＊ｔの外部引出し電極と、該第１の
外部引き出し電極上に形成さ′ｎ九第２の絶縁層と、該
＃！２の絶縁層に開孔さｒｔｙｃ少くとも２個以上の開
孔部と、該第２の絶域層上に形成さｒＬｆｃ第２の外部
引出し電極とを有し、前記ｗ＆ｌの外部引出し′ｆＩｔ
極と第２の外部引出し電極とが前記第２の絶縁層に設け
らｒした開孔部を通して互いに電気的接続がなさｎてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138925A JPS5840835A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138925A JPS5840835A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840835A true JPS5840835A (ja) | 1983-03-09 |
| JPS6236386B2 JPS6236386B2 (ja) | 1987-08-06 |
Family
ID=15233333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138925A Granted JPS5840835A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840835A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128280A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Resin-sealed semiconductor device |
| JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-09-03 JP JP56138925A patent/JPS5840835A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128280A (en) * | 1978-03-29 | 1979-10-04 | Hitachi Ltd | Resin-sealed semiconductor device |
| JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6236386B2 (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US4472730A (en) | Semiconductor device having an improved moisture resistance | |
| JPS60195957A (ja) | リ−ドフレ−ム | |
| JPS62203359A (ja) | 積層型半導体装置およびその製造方法 | |
| JPS5840835A (ja) | 半導体装置 | |
| JP2850558B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPS61285762A (ja) | 半導体装置およびその製造方法 | |
| JPS6028239A (ja) | 半導体装置 | |
| JPH0648696B2 (ja) | 半導体装置 | |
| JPH041737Y2 (ja) | ||
| JPS6175542A (ja) | 半導体装置 | |
| JPH065694B2 (ja) | 半導体装置 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPH0122989B2 (ja) | ||
| JPS6037135A (ja) | 半導体装置 | |
| JPS58197736A (ja) | 半導体装置 | |
| JPH012335A (ja) | 半導体装置の製造方法 | |
| JPS60124829A (ja) | 半導体装置の製造方法 | |
| JPH0314050Y2 (ja) | ||
| JPS60198837A (ja) | 半導体装置の製造方法 | |
| JP2001177112A (ja) | 半導体装置の配線取り出し構造 | |
| JPS60138928A (ja) | 半導体装置 | |
| JPS6118350B2 (ja) | ||
| JPS62194631A (ja) | 半導体装置の製造方法 | |
| JPS5927562A (ja) | 半導体装置 |