JPS6175542A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6175542A
JPS6175542A JP59196710A JP19671084A JPS6175542A JP S6175542 A JPS6175542 A JP S6175542A JP 59196710 A JP59196710 A JP 59196710A JP 19671084 A JP19671084 A JP 19671084A JP S6175542 A JPS6175542 A JP S6175542A
Authority
JP
Japan
Prior art keywords
film
bonding pad
phosphorus
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59196710A
Other languages
English (en)
Inventor
Rourou Fukuda
福田 朗朗
Kazuyuki Kamegaki
亀垣 和幸
Koichi Yamazaki
幸一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP59196710A priority Critical patent/JPS6175542A/ja
Publication of JPS6175542A publication Critical patent/JPS6175542A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置におけるアルミニウム配線の耐食防
止技術に関する。
〔背景技術〕
半導体装置(以下ICとも称す。)の高性能化、低消費
電力化、低コスト化は高度な微細加工技術の開発により
実現されつつある。しかし、微細化されたICK要求さ
れる信頼度を確保することは極めて難しい。
たとえば、半導体素子の表面特性安定化の保護膜として
工業調査会発行、エレクトロニクス技術全書[:3]「
MOsデバイス」、発行日1973年8月20日P32
8〜P331にも記載されているような、硅リン酸ガラ
ス(リンガラス、又はPhospho −5ilica
te Ga55以下頭文字をとってPSGと称す。)膜
が形成されている。また、微細化されたICの多くは多
層配線構造となっているため、層間絶縁膜として膜表面
の平坦化ができ下地の段差の影響が現れないポリイミド
系樹脂膜を使用し、配線の断線を防止することが行なわ
れている。さらに、樹脂封止する際、インジスクシ1ン
モールド技術によって行なわれるが、この時にIC自体
及び多層配線に圧力が加わらないように最終保護膜とし
て前記ポリイミド系樹脂膜が形成されている。さらには
、パッケージ、リードフレーム形状を工夫して耐湿性を
向上する技術、また、シリコン入りアルミニウム配線ヲ
用い配線自体の耐湿性を向上する技術等が開発されてい
る。
しかし、上記の様な種々の工夫が施されているにもかか
わらず、ICの信頼性、特に耐湿性の確保は十分でない
のが現状である。
本発明者らは、その原因について検討した結果、耐湿性
の劣る原因の一つを見い出した。すなわち、前記した表
面特性安定化保睦膜であるP S GM(リンガラス膜
)が原因となるのである。詳しく説明すれば次の様であ
る。外部端子となるポンディングパッド上の最終保護膜
はワイヤボンディングのため取除かれるので、外部から
浸入する水分がポンディングパッド近傍に達してしまう
ことがある。この水分がポンディングパッドの形成され
ているPSG膜上に達する。その際、水とPSG膜とが
反応してPS(J!がとけてリンが溶出する。
そして、このリンと水分が反応し、リン酸が生成される
。このリン酸により、ポンディングパッド及びポンディ
ングパッド近傍のアルずニクム配線の腐食が促進され、
アルミニウム配線の断線不良等が発生してしまう。
以上)ようにポンディングパッド近傍の配線の断線不良
が多発したことにかんがみた対策の一つとして、本発明
はなされたものである。
〔発明の目的〕
本発明は上記した問題に対拠するために半導体装置の構
造に改良を加えたものであり、その目的とするところは
、表面特性の安定化を計りつつポンディングパッド部分
からの水の浸入によるアルミニウム配線の断線不良を防
止することにある。
本発明の前記ならびに他の目的と新規な特徴は、本明細
書の記述及び添付図面よりあきらかになるでおろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとお夛である。
すなわち、半導体酸化膜表面にリンを含む半導体酸化膜
及びまたは、PSG膜を形成して、表面安定化を行なう
半導体装置において、アルミニウム配線の外部端子であ
るポンディングパッド直下及びその周辺部のリン成分有
する膜を除去することにより、リンの溶出によるアルミ
ニウム配線の腐食をなくし、アルミニウム配線の断線不
良を防止するものである。
〔実施例1〕 第1図及び第2図は本発明の一実施例を示すものであっ
て、第1図はICにおけるパッシペイシiI/膜を取シ
除いた状態の一部平面図、第2図はパッシベイション膜
を有する第1図におけるA −A 切断断面図である。
1はシリコン結晶基板、2は半導体素子、たとえばトラ
ンジスタのベース、3は表面酸化膜< 810.膜)、
4はリンガラス膜又はPSG膜である。5はアルミニウ
ム配線、6はアルミニウム配線の端子であるポンディン
グパッド、7はポリイミド系樹脂よpなるパッシベイシ
ョン膜、8はボンディングされたワイヤである。
同図に示すように、リンガラス膜又はPSG膜4は表面
酸化膜3の表面上に形成されるが、ポンディングパッド
6と配線5の一部を含めてその周辺部のリンガラス又は
P S GMが取り除かれており、少なくともパッシベ
イション膜の窓一部(鎖線で示す)近傍では、リンガラ
ス又はPSG膜が存在しないことにより、ポンディング
パッド部を通じて水が浸入しても、リンの溶出がなくな
り、リン酸が生成されないことによりアルミニウム配線
の腐食を防止することができる。一方他の部分には、リ
ンガラス膜やPSG膜が在存するため、表面の安定化は
十分に行なわれる。
第3図乃至第8図は本発明の他の一実施例を示す吃ので
あって、たとえば、リンガラス膜を有するバイポーラI
Cの製造プロセスの工程断面図である・以下、各工程に
したがって述べる。
(1)第3図に示すように、P−型シリコン基板(サブ
ストレート)9上の一部にn 型埋込層10を埋め込み
、次にn−型シリコン層11をエピタキシャル成長させ
る。n−型シリコン層11の一部には表面からP−型基
板9に接続するアイソレージlンP型層12を形成し、
表面を酸化膜(sio、膜)13で種う。
(2)ホトエツチング技術により酸化膜13の一部を窓
開し、この窓開部を通してB(ボロン)を導入すること
により、第4図に示すnpn )ランジスタのベースと
なるP型領域14を形成し、さらに別の窓開部を通して
P(リン)を導入することによりコレクタ取出し部とな
るn 型領域15をn+型埋込層10に接続するように
形成する。
(3)次いでベースの上の酸化膜を一部窓開し、0゜雰
囲気中でP(リン)をデポジットすることにより、全面
にリンガラス膜16を形成し、第5図に示すように、こ
のリンガラス中のリンの一部は前記窓開部を通して拡散
されてエミッタn 型領域17をつくる。
(4)コンタクトホトエツチングを行いベース、エミッ
タ及びコレクタ取出し部の酸化膜13をエツチングしで
コンタクト部を露出する。このとき、第6図に示すよう
にポンディングパッドを含む領域において厚い酸化膜1
3の表面層であるリンガラス層を同時に除去し、リンガ
ラスの々い酸化膜。
13aとする。
(5)全面にアルミニウムを蒸着又はスパッタリングし
アルミニウム膜ヲ形成し、このアルミニウム膜のバター
ニングΦホトエツチングを行って、第7図に示すように
アルミニウム電極(配線)18を形成し、同時にリンガ
ラスを取除いた部分にポンディングパッド19を形成す
る。ホトエッチ後アニールを行ってシリコン基体とのコ
ンタクトをとる。
(6)最後に、パッシベイションとしてポリイミド系樹
脂のフェノをスピンナ塗布し、ベークすることによりポ
リイミド膜20を全面に形成した後、ホトエツチングを
行ってポンディングパッドとなるアルミニウム膜19の
上を窓開し、第8図に示す構造を得る。
この実施例によれば、ポンディングパッド19近傍にお
ける酸化膜上のリンガラスは、コンタクトホトエッチの
際に取り除くことができ、特に新たな工程を付加するこ
となく、又、プロセスを変更することなくアルミニウム
腐食防止を実現することができる。
なお、酸化膜表面のリンガラスを取り除いた部分では、
この上にアルミニウム配線を形成することによるMO8
構造ではVTR(Lきい電圧)が低下し、酸化膜直下の
半導体層表面の導電形が反転してチャネル部をつくるお
それがあるが、同図のようにこの領域と素子の形成され
た領域との間にn 型エピタキシャル層表面とP 型基
板との間を接続するP型アイソレーション層2を形成し
ておくことにより、素子への電流リーク障害を防止する
ことができる。
〔実施例2〕 第9図及び第10図に本発明の他の実施例を示すO 本実施例は、本発明を多層配線技術に適用した場合につ
いて示す。
第9図は、第1層目アルミニウム配線及び、第1層目ポ
ンディングパッドを形成した状態全売し、第10図は、
第9図に示す半導体装置に層間絶縁膜、第2層目アルミ
ニウム配線を形成した状態全売す。第9図において1は
半導体基体、3は半導体酸化膜、4はリンガラス又はP
SG膜、5は1層目アルミニウム配線(以下ALIとも
称する。)21は1層目ポンディングパッドを示す。同
図に示される1層目ポンディングパッド21は、上層に
リンガラス層(又はPSG膜)4のないSin。
膜3上に形成される。同図に示すdは、たとえば30μ
m以上とし、Dはたとえば40μm以上として形成され
ている。この値は、本発明者の検討によシ導出された値
であり、従来のパッド回りのアルミニウム配線腐食の多
発する領域から計算されている。
第10図は、ポリイはド系樹脂の如き有機層間絶縁膜2
2を形成し1層目ポンディングパッド上の層間絶縁膜2
2をエツチングしてスルホール24を形成した後、2層
目ポンディングパッド23を形成した状態を示す。この
あと図示されないが、ポリイミド系樹脂の如き最終パッ
シベイション膜が形成される。
ここで注目すべきは、1層目ポンディングパッド21直
下及び周辺のリンガラス層4が除去されているというこ
とである。さらに、もし、1層目ポンディングパッド2
1付近より水分が浸入してきても、1層目パッド21近
傍に形成された1層目アルミニウム配線下のリンガラス
層4も取り除かれていることより、該1層目アルミニウ
ム配線5は腐食されがたいということである。これによ
り、信頼性の高いICを提供することができる。
なお、第9図、第10図に示される矢印30は、素子形
成領域を示す。
〔実施例3〕 第11図は本発明の他の実施例を示す。
lは半導体シリコン基板、4はリンガラス膜又はPSG
膜、5はアルミニウム配線、6はポンディングパッド、
31は素子形成領域を示す。
本実施例において注目すべきは、半導体シリコン基板の
周縁部において、リンガラス膜又はPSG膜が形成され
ていないことである。このような構成としても本発明の
前記実施例同様の効果かえられるばかシでなく半導体シ
リコン基板周縁部のP S Gm等をエツチングにより
除去する場合に精度の高いエツチング用マスクを使用せ
ずに除去できるため、製造が容易となる。
なお、同図においてポンディングパッドからの配線は図
面の簡単化のため記載されていない。
〔効果〕
本発明によれば下記の理由により効果が得られる。
(1)ポンディングパッド近傍の表面酸化膜上のリンガ
ラス膜又は、PSG膜を選択的に取り除いであることよ
り、ポンディングパッドより浸入してくる水分又はパッ
シベーション膜、層間絶縁膜と表面酸化膜の間を進入し
てくる水分が存在してもリン成分が存在しないことより
ポンディングパッド及びポンディングパッドまわ)に形
成されたアルミニウム配線の腐食が起こらないことより
、耐湿性の向上が図れる。
(2)表面安定化のために形成したリンガラス膜。
P2O膜のポンディングパッド近傍だけを取り除くため
、基板上のリンガラス膜、PSG膜が存在する場所は表
面の安定化が十分に達成でき、信頼性の高い半導体装置
が提供できる。
(31(1)、(2)より表面安定化を行ないつつ耐湿
性の向上が計れることよシ、半導体装置の信頼性の向上
が計れるという相乗効果が得られる。
以上発明者によってなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その主旨を逸脱しない範囲で種々変更可能
である。
〔利用分野〕
本発明は酸化膜の表面にリンガラス膜、又はPSG膜を
有する絶縁膜を用いたIC全てに適用することができる
本発明はアルミニウム単層配線以外にアルミニウム多層
配線構造であって、ボンティングパッドの全部又は一部
が第1層アルミニウム配線により形成されている場合に
も同様に応用できる。
【図面の簡単な説明】
第1図、第2図は本発明の一実施例を示し、第1図はバ
イポーラICの一部平面図、第2図は第1図のA−A 
 切断断面図である。 第3図乃至第8図は本発明の他の一実施例を示すバイポ
ーラICプロセスの工程断面図である。 第9図は、本発明の他の実施例を示すもので、1層目ポ
ンディングパッドを形成した状態を示す平面図、 第10図は同じく2層目ポンディングパッドを形成した
状態を示す平面図、 第11図は本発明のさらに他の実施例を示す平面図であ
る。 ■・・・半導体シリコン基板、2・・・素子、3・・・
半導体酸化膜、4・・・リンガラス膜又はPSG膜、5
・・・アルミニウム配線、6・・・ボンディングパット
、7・・・ポリイミド膜、8・・・ワイヤ、9・・・シ
リコン基板、10・・・n 型埋込層、11・・・エピ
タキシャルn−型シリコン層、12・・・アイソレージ
17P型層、13・・・酸化膜(Sing )、14・
・・ベースP型層、15・・・コレクタ取出し部n 型
層、16・・・リンガラス、17・・・エミッタn 型
層、18・・・アルミニウム電極、19・・・ポンディ
ングパッド、20・・・ポリイミド膜、21・・弓層目
ポンディングパッド、22・・・層間絶縁膜、23・・
・2層目ポンディングパッド、24・・・スルーホール
。 ′ 女」

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体一主面に半導体素子と、前記半導体素子
    と電気的に接続された複数の外部端子と、前記半導体基
    板上に順次半導体酸化膜、リンを含む絶縁膜を有する半
    導体装置であって、前記複数の外部端子下部及び近傍は
    半導体酸化膜が露出していることを特徴とする半導体装
    置。 2、前記複数の外部端子下部及び近傍のみ半導体酸化膜
    が露出している特許請求の範囲第1項記載の半導体装置
    。 3、前記複数の外部端子は前記半導体基体周縁部に配し
    てなる半導体装置であって、該複数の外部端子下部及び
    近傍の半導体酸化膜の露出部は前記半導体基体周縁部全
    体である特許請求の範囲第1項記載の半導体装置。 4、前記リンを含む絶縁膜は、リンガラス膜又は、フオ
    スフォシリケートガラスである特許請求の範囲第1項記
    載の半導体装置。
JP59196710A 1984-09-21 1984-09-21 半導体装置 Pending JPS6175542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59196710A JPS6175542A (ja) 1984-09-21 1984-09-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59196710A JPS6175542A (ja) 1984-09-21 1984-09-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS6175542A true JPS6175542A (ja) 1986-04-17

Family

ID=16362297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59196710A Pending JPS6175542A (ja) 1984-09-21 1984-09-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS6175542A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011197013A (ja) * 2011-06-28 2011-10-06 Denso Corp センサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011197013A (ja) * 2011-06-28 2011-10-06 Denso Corp センサの製造方法

Similar Documents

Publication Publication Date Title
JPH0449777B2 (ja)
JPH0220140B2 (ja)
JP2001044414A (ja) 半導体装置
JPS6175542A (ja) 半導体装置
JPS5950104B2 (ja) ハンドウタイソウチ
JPS612351A (ja) 半導体装置
JPS60224229A (ja) 半導体装置
JP2596848B2 (ja) 半導体装置の製造方法
JPS60103661A (ja) 半導体集積回路装置
JPH0654794B2 (ja) 半導体集積回路
JPS6024039A (ja) 半導体装置
JPS6055634A (ja) 半導体集積回路装置
JPS62114269A (ja) 半導体装置の製造方法
JPS59229866A (ja) 半導体装置
JPS6057645A (ja) 半導体装置の製造法
JPS59198768A (ja) ツエナ−ダイオ−ド
JPS63104448A (ja) 半導体集積回路装置
JPS5951130B2 (ja) 漏洩電流の少ない半導体装置の製造方法
JPS6146040A (ja) 半導体集積回路装置
JPS60217643A (ja) 半導体装置
JPS634623A (ja) 半導体装置
JPH0529139B2 (ja)
JPH01109761A (ja) 半導体装置
JPS61108162A (ja) 半導体装置およびその製造方法
JPS6054468A (ja) 半導体集積回路装置の製造方法