JPH012335A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH012335A JPH012335A JP62-158062A JP15806287A JPH012335A JP H012335 A JPH012335 A JP H012335A JP 15806287 A JP15806287 A JP 15806287A JP H012335 A JPH012335 A JP H012335A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- region
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、時にアルミニウ
ム電極の段切れを防止する構造を有する半導体装置の製
造方法に関する。
ム電極の段切れを防止する構造を有する半導体装置の製
造方法に関する。
バイポーラトランジスタ、接合型電界効果トランジスタ
（Ｊ−ＰＥＴ）を用いた個別のトフンジスタ素子におい
ても、従来外付けされていた抵抗を７リコンチ、グ内に
内域した構造のものが増えてきている。
（Ｊ−ＰＥＴ）を用いた個別のトフンジスタ素子におい
ても、従来外付けされていた抵抗を７リコンチ、グ内に
内域した構造のものが増えてきている。
従来この種の半導体装置は、第３図のようなＮ−チャネ
ルＪ−ＦＥＴを構成する一部分であるＮ＋型ソース拡散
領域３と多結晶／リコン抵抗（ポリシリコン抵抗）６と
を、アルミニウム電極７′で接続していた。
ルＪ−ＦＥＴを構成する一部分であるＮ＋型ソース拡散
領域３と多結晶／リコン抵抗（ポリシリコン抵抗）６と
を、アルミニウム電極７′で接続していた。
〔発明が解決しようとする問題点」
上述した従来の半導体装置は、Ｎ十型ノース憤域３から
電気的接続を行なうため、Ｎ生型領域３上に形成された
酸化膜４１及び４２と、これらの酸化膜４１及び４２に
よシ上下からはさまれた形で形成されているリンガラス
層５とは、フォトリングフッイー技術を用いて、Ｎ生型
ソース領域３に達するまでフッ酸（Ｉ［Ｆ ）系溶液に
てエツチングされる。
電気的接続を行なうため、Ｎ生型領域３上に形成された
酸化膜４１及び４２と、これらの酸化膜４１及び４２に
よシ上下からはさまれた形で形成されているリンガラス
層５とは、フォトリングフッイー技術を用いて、Ｎ生型
ソース領域３に達するまでフッ酸（Ｉ［Ｆ ）系溶液に
てエツチングされる。
しかし、酸化膜４１及び４２とリンガラス層５のフッ酸
系６容級に対するエツチング速度は、リンガラス５の力
が酸化膜４１及び４２より速いため、浪化模がＡｏ−バ
ーハング状態となる逆テーパ一部８が形成されてしまい
、Ａｌ竜他７を形成した際、Ａ７段切れ都９ができてし
まい、電気的にオープン不良が発生しｆする伏態となっ
℃おり、歩留上・１ｇ・−直上に悪路４ｊをおよぼす状
態となっ℃いた。
系６容級に対するエツチング速度は、リンガラス５の力
が酸化膜４１及び４２より速いため、浪化模がＡｏ−バ
ーハング状態となる逆テーパ一部８が形成されてしまい
、Ａｌ竜他７を形成した際、Ａ７段切れ都９ができてし
まい、電気的にオープン不良が発生しｆする伏態となっ
℃おり、歩留上・１ｇ・−直上に悪路４ｊをおよぼす状
態となっ℃いた。
なお、リンカフス層５；↓−ｒトリウム等の荷動イ；ｒ
ンを淑り込んでしまい、電界による特性変動を防止する
鋤ざがあり、通常、半導体装置には設けられている。ｌ
たリンガラス層５上に設けられるぼ化膜４は、高抵抗ポ
リ７リコン６がリンガラス層５からリンが拡散し、ポリ
シリコンの抵抗値がはくなってしまうことを防止するた
めに設けられる。
ンを淑り込んでしまい、電界による特性変動を防止する
鋤ざがあり、通常、半導体装置には設けられている。ｌ
たリンガラス層５上に設けられるぼ化膜４は、高抵抗ポ
リ７リコン６がリンガラス層５からリンが拡散し、ポリ
シリコンの抵抗値がはくなってしまうことを防止するた
めに設けられる。
本発明の半導体装置の裂造刀法は半導体基板の一主面に
第１の絶縁層を形成する工程と、この第１の絶ｄ★層上
にナトリクム等の不純物イオンを捕獲しやすい性質を有
し第１の杷＠層よりエツチング速度の大きい第２の絶縁
層を形成する工程と、この第２の絶、線層の所定領域を
〃３択的に除去し第１の開口部を形成する工程と、この
第１の開口部及び第２の絶縁層を８にりて第２の絶縁層
よシエッチング速度の小さい第３の絶縁層を形成する工
程と、第１の開口部内の所定領域の′ｆＪ３の絶縁層及
び第１の絶縁層を通釈的に除去することにより半導体基
板の一主面に達する第２の開口部を設ける工程とを有し
ている。
第１の絶縁層を形成する工程と、この第１の絶ｄ★層上
にナトリクム等の不純物イオンを捕獲しやすい性質を有
し第１の杷＠層よりエツチング速度の大きい第２の絶縁
層を形成する工程と、この第２の絶、線層の所定領域を
〃３択的に除去し第１の開口部を形成する工程と、この
第１の開口部及び第２の絶縁層を８にりて第２の絶縁層
よシエッチング速度の小さい第３の絶縁層を形成する工
程と、第１の開口部内の所定領域の′ｆＪ３の絶縁層及
び第１の絶縁層を通釈的に除去することにより半導体基
板の一主面に達する第２の開口部を設ける工程とを有し
ている。
〔実施例」
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例により形成されるＪ−ＦＥＴ
のソース領域近傍の縦即ｒ面図である。Ｐ型領域１はゲ
ート領域となり、Ｎ型領域２はチャネル領域、ソース領
域３およびドレイン領域を形成する領域、である。ｎ型
領域２上に酸化膜４１を形成し、その上に電気的特性の
安定化を図るためのリンガラス層５を形成する。次に将
来ｎ十型領域３にアルミニウム電極７を接続するために
開孔され、電気的コンタクト部１０となる領域上のリン
ガラス層５をフッ酸系浴液によりこの電気的コンタクト
部１０よりも広く選択的に除去する。
のソース領域近傍の縦即ｒ面図である。Ｐ型領域１はゲ
ート領域となり、Ｎ型領域２はチャネル領域、ソース領
域３およびドレイン領域を形成する領域、である。ｎ型
領域２上に酸化膜４１を形成し、その上に電気的特性の
安定化を図るためのリンガラス層５を形成する。次に将
来ｎ十型領域３にアルミニウム電極７を接続するために
開孔され、電気的コンタクト部１０となる領域上のリン
ガラス層５をフッ酸系浴液によりこの電気的コンタクト
部１０よりも広く選択的に除去する。
この時、酸化膜４１もエツチングされ、その表面の一部
が除去される。この酸化膜４１の厚さが薄い場合は、ｎ
十型領域３が露出する。次にリンガラス層５．酸化膜４
１．および露出している場合はｎ十型饋域３上に酸化膜
４２を形成し、さらにフッ酸系溶成により、前の工程で
リンガラス層５が選択的に除去された領域内の酸化膜４
２及び４１を選択的に除去することによりｎ十型領域３
に達するｐ電気的コンタクト部１０を開孔する。このよ
うに酸化膜４２．４１からなる均質な部分のみエツチン
グすることとなり逆テーパーとはならず、アルミニウム
電極７を形成してもアルミニウム電極７の段切れとはな
らず、歩留−信頼性とも良好な半導体装置が得られる。
が除去される。この酸化膜４１の厚さが薄い場合は、ｎ
十型領域３が露出する。次にリンガラス層５．酸化膜４
１．および露出している場合はｎ十型饋域３上に酸化膜
４２を形成し、さらにフッ酸系溶成により、前の工程で
リンガラス層５が選択的に除去された領域内の酸化膜４
２及び４１を選択的に除去することによりｎ十型領域３
に達するｐ電気的コンタクト部１０を開孔する。このよ
うに酸化膜４２．４１からなる均質な部分のみエツチン
グすることとなり逆テーパーとはならず、アルミニウム
電極７を形成してもアルミニウム電極７の段切れとはな
らず、歩留−信頼性とも良好な半導体装置が得られる。
なお、電気的コンタクト部ｌＯを一辺２μｍの矩形状と
し、Ｎ十型領域３が一辺６μｍの矩形状とした場合に、
リンガラス層５は荷動イオンの影響を受けやすいＮ型領
域２上はおおい、Ｎ十型領域３上の一部もおおうように
一辺５μｍ＆度の矩形状Ｋｔ気的コンタクト部１０形成
に先立って開孔しておく。
し、Ｎ十型領域３が一辺６μｍの矩形状とした場合に、
リンガラス層５は荷動イオンの影響を受けやすいＮ型領
域２上はおおい、Ｎ十型領域３上の一部もおおうように
一辺５μｍ＆度の矩形状Ｋｔ気的コンタクト部１０形成
に先立って開孔しておく。
第２図は本発明の他の実施例の縦萌面図であり、抵抗内
蔵ｎｐｎ ）ランジスタのベース領域近傍を示している
。Ｎ型領域２はコレクタ領域とな）Ｐ型領域１１はベー
ス領域となる。酸化膜４２におおわれたリンガラス層５
は、前述した一実施例の場合と同様にしてＰ型狽域１１
上の電気的コンタクト部１０の外部のみに選択的に形成
することによりこの電気的コンタクト部１０は逆テーパ
ーとはならずアルミニウム電極７には段切れが起こらな
い。ポリ７リコン６は抵抗となり、チッ化膜１２はさら
に水分等の侵入を防ぎ素子の信頼性を高めるだめに設け
ている。
蔵ｎｐｎ ）ランジスタのベース領域近傍を示している
。Ｎ型領域２はコレクタ領域とな）Ｐ型領域１１はベー
ス領域となる。酸化膜４２におおわれたリンガラス層５
は、前述した一実施例の場合と同様にしてＰ型狽域１１
上の電気的コンタクト部１０の外部のみに選択的に形成
することによりこの電気的コンタクト部１０は逆テーパ
ーとはならずアルミニウム電極７には段切れが起こらな
い。ポリ７リコン６は抵抗となり、チッ化膜１２はさら
に水分等の侵入を防ぎ素子の信頼性を高めるだめに設け
ている。
〔発明の幼果」
以上説明したように不発明は、電気的コンタクトを取る
ために酸化膜のような絶縁膜を開孔する際、エツチング
速度の速いリンガラスは電気的コンタクト部より広い範
囲で先にエツチングし、そのあとで酸化膜等を形成した
のち、コンタクト部をリンガラス層より狭い範囲で開孔
１−ることにより、逆デーパ−とはならないようにする
こと罠より、アルミニウム電極の段切れ？防止でき、歩
留・付順性とも安定した′ｆ−尋体装体装置造できる効
果がある。
ために酸化膜のような絶縁膜を開孔する際、エツチング
速度の速いリンガラスは電気的コンタクト部より広い範
囲で先にエツチングし、そのあとで酸化膜等を形成した
のち、コンタクト部をリンガラス層より狭い範囲で開孔
１−ることにより、逆デーパ−とはならないようにする
こと罠より、アルミニウム電極の段切れ？防止でき、歩
留・付順性とも安定した′ｆ−尋体装体装置造できる効
果がある。
第１図は本発明の一実施例を説明するための半導体装置
の縦断面図、第２図（工率発明の他の実施列を説明する
ための半導体装置の縦断面図、第３図は従来の半導体装
置の縦断面図である。 １．１１・・・・・・Ｐ型饋域、２・・・・・・Ｎ型領
域、３・・・・・・Ｎ十型領域、４１．４２・・・・・
・酸化膜、５・・・・・・リンガラス層、６・・・・・
・ポリシリコン、７・・・・・・アルミニウム電極、８
・・・・・・逆チー・・一部、９・・・・・・段切れ部
、ｌＯ・・・・・・昂；気的コンタクト部、１２・・・
・・・チツ化膜。
の縦断面図、第２図（工率発明の他の実施列を説明する
ための半導体装置の縦断面図、第３図は従来の半導体装
置の縦断面図である。 １．１１・・・・・・Ｐ型饋域、２・・・・・・Ｎ型領
域、３・・・・・・Ｎ十型領域、４１．４２・・・・・
・酸化膜、５・・・・・・リンガラス層、６・・・・・
・ポリシリコン、７・・・・・・アルミニウム電極、８
・・・・・・逆チー・・一部、９・・・・・・段切れ部
、ｌＯ・・・・・・昂；気的コンタクト部、１２・・・
・・・チツ化膜。
Claims (1)
- 半導体基板の一主面に第１の絶縁層を形成する工程と
、前記第１の絶縁層上にナトリウム等の不純物イオンを
捕獲しやすい性質を有し、前記第１の絶縁層よりエッチ
ング速度の大きい第２の絶縁層を形成する工程と、該第
２の絶縁層の所定領域を選択的に除去し第１の開口部を
形成する工程と、該第１の開口部及び前記第２の絶縁層
を覆って前記第２の絶縁層よりエッチング速度の小さい
第３の絶縁層を形成する工程と、前記第１の開口部内の
所定領域の前記第３の絶縁層及び前記第１の絶縁層を選
択的に除去することにより前記半導体基板の前記一主面
に達する第２の開口部を設ける工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15806287A JPS642335A (en) | 1987-06-24 | 1987-06-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15806287A JPS642335A (en) | 1987-06-24 | 1987-06-24 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH012335A true JPH012335A (ja) | 1989-01-06 |
| JPS642335A JPS642335A (en) | 1989-01-06 |
Family
ID=15663466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15806287A Pending JPS642335A (en) | 1987-06-24 | 1987-06-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS642335A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044837A (ja) * | 1990-04-23 | 1992-01-09 | Rheon Autom Mach Co Ltd | ベイキング生地シートの製造方法及び装置 |
| JPH10270555A (ja) | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP5055704B2 (ja) * | 2004-03-29 | 2012-10-24 | ヤマハ株式会社 | 半導体装置の製造方法 |
| CN100370580C (zh) | 2004-03-29 | 2008-02-20 | 雅马哈株式会社 | 半导体晶片及其制造方法 |
| JP6536814B2 (ja) * | 2015-09-18 | 2019-07-03 | サンケン電気株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199237A (en) * | 1981-06-01 | 1982-12-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS634646A (ja) * | 1986-06-24 | 1988-01-09 | Matsushita Electric Works Ltd | 半導体装置の製法 |
-
1987
- 1987-06-24 JP JP15806287A patent/JPS642335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5965481A (ja) | 半導体装置 | |
| JP2914798B2 (ja) | 半導体装置 | |
| US5204274A (en) | Method of fabricating semiconductor device | |
| JPH0415619B2 (ja) | ||
| JPS597229B2 (ja) | 半導体装置の製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPS60187055A (ja) | 半導体集積回路装置 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPS63133662A (ja) | 半導体装置の製造方法 | |
| JPH02278736A (ja) | 半導体装置 | |
| JPH06120431A (ja) | バイポーラトランジスタ及び半導体装置の製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JPH02284432A (ja) | 架橋エミッタドープ済シリサイドトランジスタ | |
| JPS61268064A (ja) | 半導体装置の製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPS5917282A (ja) | 半導体装置 | |
| JPS61164260A (ja) | バイポ―ラトランジスタ | |
| JPS58182870A (ja) | 絶縁ゲ−ト型電界効果半導体装置及びその製造方法 | |
| JPS6248068A (ja) | 半導体集積回路装置 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS59207662A (ja) | 半導体装置の製造方法 | |
| JPH02312242A (ja) | 半導体装置及びその製造方法 | |
| JPS6175542A (ja) | 半導体装置 | |
| JPH02137233A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03191565A (ja) | 半導体装置 |