JPS5842478B2 - 電子楽器におけるノイズ除去装置 - Google Patents

Description

【発明の詳細な説明】 本発明は記憶された楽音波形のサンプリングの除虫ずる
ステツフソイズが可聴周波数領域外となるようにした電
子楽器におけるノイズ除去装置に関するものである。

従来、電子楽器の鍵盤のように多数のキースイッチを有
する装置において、スイッチの開閉にともなう情報を所
要の回路に転送する場合、各スイッチと回路間を直接結
線しようとすると配線量はぼう犬なものとなり不経済で
ある。

また半導体集積回路等を利用しようとした場合ピン数が
多くなりすぎこのままでは利用は困難である。

現在このような点に鑑み、すべての各スイッチを所定時
間で走査し走査に応じた時間列につきオンされたキース
イッチに対応する時点において、パルスを発生させ、多
数のスイッチと所要の回路間の結線を節約する方式が考
えられている。

たとえば各キースイッチを時分割に走査することによっ
てオンされたスイッチの情報なＴＤＭ（時分割変調）信
号またはＰＣＭ（パルス符号変調）信号として送るキー
コード多重方式が一般に用いられていた。

しかしながら全キースイッチを走査するための時間は固
定されてしまうため、オンされているキースイッチが少
ない場合等でも固定された走査時間が必要であるから無
駄が生ずる。

通常の鍵盤楽器の演奏において同時にオンされるキース
イッチの数は両手と足を考えて１１鍵である。

いま１ブロツクを１オクタ一ブ単位で考えるとすると片
手で２オクタ一ブ以上を押鍵することは不可能でありこ
れより５ブロツクが同時に占有される最大数である。

従って鍵盤スイッチを複数ブロックに別けて走査し１つ
でもオンされたスイッチがあれば走査を停止してこれを
検出する。

オンスイッチがないブロックは通過するからオンされた
スイッチ情報を得るためのｌ走査の時間を短縮すること
ができる筈である。

最近、本出願人により上述の主旨に従って走査時間を短
縮したキーコード発生回路およびキーコード検出回路ま
たはこれらを用いたデジタル処理の電子楽器が提案され
ている。

このような電子楽器において、キーコード検出回路の最
大発音数によって定まるチャンネルが捕獲する鍵閉成信
号に対応して主発振器より可変分周回路を介して所要の
周波数を発生させる方式が用いられている。

一方音色制御装置によって要求される楽音波形データを
波形計算器で計算し合成楽音波形を得て記憶しこれを前
述の鍵閉成に伴なう読出し周波数で読出すことにより楽
音波形が発生される。

従来この合成楽音波形に対し固定したサンプリング数で
記憶する方式が多用されているが、この場合サンプリン
グ周波数は基本周波数に対して比例しているため基本周
波数の低周波領域ではサンプリングによって生ずるステ
ップノイズ周波数が低（なるので可聴周波数領域に入り
、所要の楽音に対し雑音となって聴える。

このようなステップノイズ周波数は基本周波数に比例す
るもので一定とはならないからフィルタによって除去す
ることができない。

さらに、このようにして基本周波数とその高調波間すな
わちオクターブ間にステップノイズの増大が見られるか
ら高調波に対しては飛越し走査を行なって全音域に対し
一定のステップノイズ周波数で記憶する方式が提案され
ているが、この場合のメモリ容量は飛越し走査を行なわ
ない場合の高調波数に対応するメモリ容量に比較して可
成り増加する。

本発明の目的は所要の高調波数を表わすに必要なメモリ
容量を軽減するとともにサンプリングにより生ずるステ
ップノイズを可聴周波数外となるようにした電子楽器に
おけるノイズ除去装置を提供することである。

前記目的を達成するため、本発明の電子楽器におけるノ
イズ除去装置は楽音波形の各サンプリング点における振
幅値と各サンプリング点における差分値とその差分値の
正負を表わすサインビットを記憶した記憶回路と、該記
憶回路を閉成された鍵に対応する周波数で読出す手段と
、閉成された鍵の読出し周波数より高いオクターブの楽
音波形補正制御信号を得る手段と、振幅値を定められた
定数で乗算する第１の乗算手段と、前記差分値を楽音波
形補正制御信号で乗算する第２の乗算手段と、前記第１
、第２の乗算手段によって得られた値を前記サインビッ
トにより加減制御して加減算を行なう加減算回路を具え
たことを特徴とするものである。

以下本発明を実施例につき詳述する。

先ず本発明を適用した新規な電子楽器の概要を説明し、
次にその構成の１部として本発明の詳細な実施例につき
説明する。

本発明を適用する電子楽器は音色制御装置によって要求
される楽音波形データを計算し合成波形を得て、これを
キースイッチ閉成に伴なう読出し周波数で読出すことに
より楽音を発生するデジタル方式の電子楽器である。

第１図は本発明を適用する電子楽器の全体構成を示す基
本ブロック図である。

同図において、鍵盤４よりのキースイッチ閉成に伴なう
鍵情報をキーコード発生回路５によって発生する。

キーコード発生回路５においては鍵盤スイッチを複数の
ブロックに別け、ブロック内における１つ以上のキース
イッチが閉成された場合、そのブロック内におけるキー
スイッチのオン状態を検出するとともに検出ブロックに
より１フレームを構成した可変フレーム方式によって走
査を行なっており、キーコード信号ＫＣＤおよびフレー
ム同期信号ＦＰが発生される。

キーコード検出回路６は同時最大発音数に相当する数の
チャンネル回路６（ＣＨＩ）。

６（ｃＨ２）、・・・・・・・・・・・・・・−，６（
ＣＨｎ）より成り、前述のキーコード信号ＫＣＤおよび
フレーム同期信号ＦＰによってキーコード検出回路６が
先に捕獲しているキーコード信号ＫＣＤであるか否か、
またキースイッチが開成されたか否かを検出し、共通論
理回路７に与える。

共通論理回路７においては、そのキーコード信号ＫＣＤ
を捕獲するか否かの判断をするとともに、捕獲する場合
そのチャンネルを指定する信号をキーコード検出回路６
に供給する。

捕獲を指定されたチャンネルのキーコード検出回路６で
はそのキーコード信号ＫＣＤを捕獲するとともに、エン
ベロープカウンタ回路８０カウントを開始し、マスタク
ロック発生回路１よりのマスタクロックＭＣによって動
作する順序パルス発生回路２より発生される対応するチ
ャンネルパルスＣＨｐｎ により時分割され、パスライ
ンを介してエンベロープ発生回路８に供給される。

エンベロープ発生回路８ではエンベロープ用マスタクロ
ックＭＣ’によって常時読出されるエンベロープデータ
を該カウント値によって対応するエンベロープデータを
計算し、エンベロープ波形を得る。

楽音波形のアタック、ディケイ、サスティン状態におけ
る状態転移はエンベロープ発生回路８に与えられる設定
値によって制御される。

またキ一スィッチ閉成に伴なうリリースすなわち開成状
態への転移はフレーム同期信号ＦＰとキーコード信号Ｋ
ＣＤによってキーコード検出回路６において行なわれ、
エンベロープ発生回路８に供給され、またリリース状態
に伴なうデータを計算することによって実施される。

キーコード検出回路６に捕獲されたキーコード信号ＫＣ
ＤＯ内ノート信号ＮＣはその対応するチャンネルパルス
によって時分割され、ノートクロック発生回路３に与え
られる。

ノートクロック発生回路３は１２個のノートに対応した
ノートクロック発生器を具えており、マスタクロックＭ
Ｃによって各ノートに対応する信号Ｂ。

−Ｂｌｏを発生している。与えられたノート信号ＮＣは
デコードされ、そのノート信号ＮＣに対応するノート発
生器に振り分けられ、ゲート回路をオンしてパスライン
を介してオクターブ周波数選択回路９においてはオクタ
ーブ信号ＯＣによってノート信号発生回路３よりの信号
Ｂ。

〜Ｂ１ｏを選択し主記憶回路（Ｉ）１０、（ＩＩ） １
１ヘアドレス読出し信号（ＡＤＤｏ−ＡＤＤ４）Ｒを入
力し、波形補正回路１４に補正制御信号Ａ Ｄ Ｄ’、
−Ａ Ｄ Ｉｙ４を入力する。

楽音波形計算回路１３においては、同期検出回路１２よ
りの信号を受は各ドローバスイッチ、タブレットスイッ
チのオンされているキースイッチを検出し対応する波形
データを主記憶回路（Ｉ）１０、（ｎ）１１より検出す
るとともに読出し、順次新しい楽音合成波形を計算し、
サンプリング点における振幅値Ｄ１ と各サンプリン
グ点における差分値Ｄ２ とその差分値の正負を表わ
すサインビットＤ３ を出力し、同期検出回路１２によ
って指定される主記憶回路（Ｉ）１０、（ＩＩ）１１の
どちらかにアドレス書込み信号（ＡＤＤｏ〜ＡＤＤ４）
Ｗによる書込みを行なう。

書込み終了とともに、同期検出装置１２Ａ、１２Ｂの指
定される回路で、アドレス読出し信号（ＡＤＤｏ〜ＡＤ
Ｄ４）Ｒよりキースイッチ閉成にともなう楽音周期の一
周期を検出し順次新しい楽音波形の書込まれた主記憶回
路（Ｉ）１０、（ＩＩ） １１への読出しを開始する。

新しい楽音波形の書込まれた主記憶回路（Ｉ）１０、（
ＩＩ）１１への読出しが完了すると、楽音波形計算回路
１３によって新しい楽音合成波形が計算され、現在読出
しの行なわれていない主記憶回路（Ｉ）１０、（ＩＩ）
１１のいずれかへの書込みを行なう。

アドレス読出し信号（ＡＤＤｏ−ＡＤＤ４）Ｒによって
読出された楽音波形は波形補正回路１４に与えられる波
形補正信号Ａ Ｄ ＩｙＯ〜ＡＤＩｙ４によって波形が
補正され、ステツフソイズ周波数が読出し周波数に関係
なく常に一定とされて乗算回路１５に与えられる。

乗算回路１５においては、エンベロープ発生回路８より
のエンベロープ波形と乗算され、累積加算器１６に入力
される。

全チャンネルのキースイッチの閉成された楽音波形にエ
ンベロープが付加され、デジタルアナログ（ＤＡ）変換
器１７によってアナログ変換され、サウンドシステム１
８を介して放音される。

前述のように、第１図の楽音波形計算回路１３において
楽音波形の各サンプリング点における振幅値Ｄ１ と
各サンプリング点における差分値Ｄ２とその差分値の正
負を表わすサインビットＤ３を出力し、アドレス書込み
信号（ＡＤＤｏ〜ＡＤＤ４）Ｗによって主記憶回路（Ｉ
）１０、（ＩＩ）１１の一方に書込まれ、他方の主記憶
回路１０．１１の内容が前述のオクターブ周波数選択回
路９よりの閉成された鍵に対応しオクターブ信号ＯＣに
よってノート信号発生回路３よりの信号１３ｏ−１３１
ｏを選択することにより出力されるアドレス読出し信号
（ＡＤＤｏ−ＡＤＤ４）Ｈによって読出され、波形補正
回路１４に入力する。

一方オクターブ周波数選択回路９から直接に以下に述べ
るような波形補正制御信号ＡＤＩｙＯ〜ＡＤＩｙｌを入
力する。

第２図は本発明の要部である波形補正回路１４の詳細説
明図である。

いま−例として主記憶回路（Ｉ）１０、（ＩＦ）１１よ
りの波形データとして第３図の音階Ｃ７゜Ｃ６，Ｃ５の
波形を示す。

Ｃ７の波形は入力の振幅Ｄ１、差分値Ｄ２、およびサイ
ンビット（ＳＢ）Ｄ３に関する第１表のデータで形成さ
れる。

第１表のデータは差分値と時間区間ｔとサインビット（
ＳＢ）とで示されている。

また音階Ｃ７，Ｃ６，Ｃ，におけるアドレス読出し信号
（ＡＤＤｏ−ＡＤＤ４）Ｒおよび波形補正制御信号ＡＤ
Ｄ９〜ＡＤＤ’、を下記第２表および第３表に示すよう
に選定される。

ここで入力信号Ｂ７ ｔ Ｂ８ ｊ ＢＧＩ ｔ １３
ｔｏの関係は下記第４表のような順次２逓倍の関係にあ
る。

第２図において、主記憶回路（Ｉ）１０、（ＩＩ）１１
より流出される楽音波形の振幅Ｄ１ は第１の乗算回路
１４−１に与えられ定数”ｉ ｏ ｏ ｏ ｏ ｏ ”
（１０進数３２）が乗算される。

ここで、定数３２は波形補正制御信号ＡＡＤ９〜ＡＤび
。

が５ビツトで構成されており、第２の乗算回路１４−２
に与えられる乗数が’ｏｏｏｏｏ〜１１１１１”（１０
進数Ｏ〜３１）であることから設定されるものである。

差分値Ｄ２は第２の乗算回路１４−２に与えられ、ノー
トクロック発生回路３、オクターブ周波数選択回路９を
介して与えられる波形補正制御信号Ａ Ｄ ＩｙＯ〜Ａ
ＤＤ’、と乗算される。

第１、第２の乗算回路１４−１ 、１４−２の出力は加
減算回路１４−３に与えられ、サインビットによって加
減算が制御される。

第２表にはアドレス読出し信号（ＡＤＤｏ〜ＡＤＤ４
）Ｒの音階Ｃ７，Ｃ６，Ｃ５との関係、第３表には波形
補正制御信号Ａ Ｄ ＩｙＯ〜ＡＤＩｙ４と音階Ｃ７，
Ｃ６，Ｃ５との関係、第４表にはアドレス読出し信号お
よび波形補正制御信号の各ビットの時間の関係が示され
ている。

音階Ｃ７に対しては、第３表に示すように、波形補正制
御信号ＡＤＤ’、−ＡＤσ４が与えられない。

この場合、値０（１０進数）が波形補正制御信号として
常に与えられており、乗算回路１４−２の出力は常にＯ
となるため、第１表における振幅Ｄ１は乗算回路１４−
１によって３２倍され、差分値Ｄ２は乗算回路１４−２
によって０と常に乗算されることとなる。

すなわち、アドレス０では１２８が、加減算回路１４−
３より出力され、アドレス１では２５６が、アドレス２
では３８４が、以下同様にしてアドレス３１では０が加
減算回路１４−３より出力される。

このようにして第３図ａの波形が出力される。

次に音階Ｃ６に対しては、第３表に示すように、波形補
正制御信号ＡＤＤ′ｏ−ＡＤＩｙ４のビットＡＤ Ｉｙ
４にＢｌｏが与えられるから、ビットＡＤＤ′４は２’
＝１６の重み付けされることになり、信号ｆ３ｔｏが”
１”の時、乗算回路１４−２で差分値Ｄ２が１６倍され
る。

一方、振幅り、は第２表に示されるように、信号Ｂ、の
タイミングで読出されてい（。

第４表より分るように、信号Ｂ１ｏは信号Ｂ、の２倍の
周波数である。

アドレスＯの時、振幅Ｄ１ は乗算回路１４−１で３２
倍される一方、差分値Ｄ２は乗算回路１４−２でまずＢ
ｌｏが”Ｏ”の時Ｏと乗算され０が、次にＢＩＯが１”
の時１６倍され、加減算回路１４−３に与えられるため
、Ｂｌｏが１１０１１の時加減算回路１４−３の出力は
１２８が、Ｂ１゜が１″の時１９２が出力される。

アドレス１の場合Ｂ＝０の時２５６、Ｂ＝１の時３２０
が出力される。

アドレス２の場合Ｂ＝０の時３８４、Ｂ−１の時４４８
となる。

以下同様にして第３図すのような波形が出力される。

音階Ｃ６では、波形補正信号ＡＤＩＴ’、−ＡＤＩｙ４
としてＢ９ ） ＢＩＯが与えられているため、Ｂ、。

Ｂ１ｏＩＪ″−００”の時０． ″１０″の時８、″
０１”の時１６、″１１”の時２４が乗算回路１４−２
に与えられる。

また、アドレス読出し信号（ＡＤＤｏ−ＡＤＤ４）Ｒ＝
Ｂｓ 〜Ｂ４が与えられており、波形補正信号Ｂ、はア
ドレス読出し信号Ｂ、０２倍、ＢＩＯは４倍の周波数で
あるため、１つのアドレスに対して、波形補正信号Ｂ１
１１ ｊ １３ｔ。

は００”〜″１１”まで４つの状態を遷移することにな
る。

第１表の波形に対応し、以下第５表に示すような値が加
減算回路１４−３から出力される。

このようにして、第３図Ｃに示す波形が得られる。

以上から分るように、主記憶装置（Ｉ）１０、（ｎ）１
１の読出し周波数が低くなった場合、波形補正信号で同
一アドレス内を補間しているため、補正された波形はす
べての音階に対して同一周波数でサンプリングがなされ
ており、サンプリングによって生ずるステツフソイズ周
波数が全帯域一定となるため、これを可聴周波数領域外
にもっていくことができ、ステツフソイズ周波数除去が
簡単に行なわれる。

以上説明したように、本発明によれば、所要の高調波数
を表わすに必要なサンプリング数で記憶することが可能
であり、簡単な構成で記憶容量を軽減することができる
。

また基本周波数が低くなるにしたがってサンプリング数
を多くすることによって全音域に対してサンプリングノ
イズを一定としてしかも可聴周波数領域外とすることに
よりノイズ除去の効果を与えることができるものである
。

【図面の簡単な説明】

第１図は本発明を適用する電子楽器の概要説明図、第２
図は本発明の要部の実施例説明図、第３図は本発明の実
施例の効果の説明図であり、図中１はマスタクロック発
生回路、２は順序パルス発生回路、３はノートクロック
発生回路、４は鍵盤、５はキーコード発生回路、６はキ
ーコード検出回路、７は共通論理回路、８はエンベロー
プ発生回路、９はオクターブ周波数選択回路、１０は主
記憶回路（Ｉ）、１１は主記憶回路（ｎ）、１２は同期
検出回路、１３は楽音波形計算回路、１４は波形補正回
路、１５は乗算回路、１６は累積加算器、１７はＤ−Ａ
変換器、１８はサウンドシステム、１４１，１４−２は
乗算回路、１４−３は加減算回路を示す。

Claims (1)

【特許請求の範囲】
1. １ 楽音波形の各サンプリング点における振幅値と各サ
   ンプリング点における差分値とその差分値の正負を表わ
   すサインビットを記憶した記憶回路と、該記憶回路を閉
   成された鍵に対応する周波数で読出す手段と、閉成され
   た鍵の読出し周波数より高いオクターブの楽音波形補正
   制御信号を得る手段と、振幅値を定められた定数で乗算
   する第１の乗算手段と、前記差分値を楽音波形補正制御
   信号で乗算する第２の乗算手段と、前記第１、第２の乗
   算手段によって得られた値を前記サインビットにより加
   減制御して加減算を行なう加減算回路を具えたことを特
   徴とする電子楽器におけるノイズ除去装置。