JPS584273Y2 - 早送り信号回路 - Google Patents

Description

【考案の詳細な説明】 この考案は時計に使用される早送り信号回路の改良１こ
関するものである。

第１図は従来の早送り信号回路を示す。

図中１は早送り指示信号またはその信号線であり１例え
ばこの指示信号１が“Ｈ”レベルのとき１こ早送りが指
示される。

２は上記早送り指示信号１を反転させるインバータ、３
はこのインバータ２からの早送り反転信号またはその信
号線である。

４は正規時計信号またはその信号線であり１例えば１時
間、即ち６０分の周期を持って時計の時間を進める信号
である。

６は早送り時計信号またはその信号線であり、正規時計
信号４ｔこ比べて充分短かい周期を持った信号である。

６１は例えばＰチャ！ ンネルエンハンスメント形のＭＯＳ ）ランジスタであ
る。

トランジスタ５のソースＳは信号４１こ。そのゲートＧ
は信号りこ夫々結合されでおり、トランジスターのソー
スＳは信号６Ｉこ、そのゲートＧは信号３ｔこ夫々結合
されている。

８はトランジスタ５．γの各ドレインＤ１こ結合する送
り出力信号またはその出力線であり１例えばこの出力信
号８がＨ”レベルから”Ｌ”レベルへ変位したときｔこ
、この出力信号を受けるカウンタ（図示せず）が動作し
て１時計の時間を１時間だけ進めるよう１こ動作する。

この従来回路の動作を第２図をごついて説明する。

第２図中、１，３，４，６，８は上記各信号１゜３．４
，６，８の変化を示す。

通常は、早送り指示信号１はＬ”レベルであるので、ト
ランジスタ５は導通、トランジスターは非導通であるた
め。

送り出力信号８１こは正規時計信号４が現われ、この正
規時計信号４が１時間ことをこ”Ｈ”レベルからＬ”レ
ベル１こ変位するため１時計の時間が１時間ずつ進めら
れるものである。

なお、この時。早送り時計信号６はトランジスタ１１こ
よって阻止されでいるものであり、送り出力信号８には
何ら影響を与えないものである。

そして１時刻合せ等１こより時間を変化させたい時には
、この回路１こ早送り制御を行なわせ１時刻合せ等を行
なうものである。

この早送り制御【こついて説明を加える。今。時点ｔｓ
Ｉこおいで、早送り制御を開始すると１時点ｔｓｔこお
いて早送り指示信号１が”Ｌ”レベルから″ＨＩ＋レベ
ル１こなり、早送りが指示される。

この時点ｔＢｔこおいで、第２図ｔこ示すよう１こ正規
時計信号４が”Ｈｎレベル、早送り時計信号６がＬ”レ
ベルｔこあった場合１こは、指示信号１がＨ” レベル
になること憂こよってトランジスタ５が非導通、トラン
ジスタ１が導通となるため會こ。

出力信号８１こ現われる信号は、正規時計信号４から早
送り時計信号６Ｉこ変わるため、出力信号８が″ＨＩｔ
レベルからｌ’ｌ Ｌ ｕレベル１こ変り、直ちをこ早
送り動作が起る。

この早送り指示と同時管こ起る早送り動作は早送りの制
御を難しくする。

なぜならば１時間を１時間だけ進めたい場合１こは、早
送り指示と同時に起る早送り動作により時間が１時間進
んでしまうため、早送り制御を早送り時計信号６の時点
ｔ１まで１こ解除しなければならないが。

早送り時計信号６は非常會こ短かい周期をもった信号で
あるため１時点ｔ、までをこ早送り制御が解除できず【
こ、さらをこ時点ｔ１での早送り動作により１時間進ん
でしまうという結果ｔこよるものである。

一方時間を１時間以上進めたい場合１こは、早送り指示
信号１を“Ｈ”レベルに維持すれば１時点ｔ１〜ｔｓで
も早送り動作が行なわれ１時間を１時間ずつ進められる
ものである。

この早速り動作は早送、り時計信号６の変化をこよって
起るもので特１こ問題はない。

時点ｔＢで早送りを解消し、早送り指示信号１が”ＬＩ
Ｔレベル１こ帰る場合、第２図１こ示すよう１こ早送り
時計信号６が”Ｈ”レベル正規時計信号４が”ＬＩＴ
レベルであると、この時点ｔＥでも早送り動作が起つで
しまう。

早送りが完了した前提の下１こ早送りを解消するのであ
るから。

この時点ｔＢで起る早送り動作は余分の好ましくない早
送りをもたらす結果ｔこなる。

この考案はかかる不都合を改善する早送り信号回路を提
案するものである。

第３図はこの考案の一実施例を示す。

図中１は第１図と同様の早送り指示信号またはその信号
線５２はインバータ５４は第１図と同様の正規時計信号
またはその信号線、５．γは第１図と同様のＰチャンネ
ルエンハンスメント形のＭＯＳトランジスタである。

１０は第１図の早送り時計信号６＃こ代る早送り時計信
号であり、第４図１０をこ示すよう１こデユーティ比の
小さな早送り信号が用いられる。

具体的１ここの早送り時計信号１０の”Ｈｌ＋レベル期
間はその”Ｌ”レベル期間の１／１００であり、デユー
ティ比１／１００のパルス信号である。

９は記憶トリガ形回路であり、トリガ入力端Ｔを持った
Ｄタイプのフリップフロップが使用されている。

そのリセット端Ｒは入力端りと直結されて早送り指示信
号りこ結合されでおり、そのトリガ入力端Ｔは上記早送
り時計信号１０＃こ結合されでいる。

なお早送り時計信号１０はトランジスタγのソースＳ１
こも結合されでいる。

１１は記憶トリガ形回路９の出力端Ｑｉこ得られる制御
信号またはその信号線であり、これはトランジスタ５の
ゲートＧｔこ結合さねでいる。

１２は制御信号１１をインバータ２で反転した反転制御
信号またはその信号線であり、トランジスタγのゲート
Ｇに結合されでいる。

１３はトランジスタ５，１のドレインＤ１こ結合した出
力信号またはその信号線である。

第４図を参照して動作を説明する。

第４図１゜４ １０ １１ １３は第３図の信号１，４
゜ラック １０．１１，１３を示している。

通常は、早送り指示信号１は”Ｌ”レベルであるので、
記憶トリガ形回路９はリセット状態であり、トリガ入力
端Ｔへの早送り時計信号１０の信号状態１こかかわらず
出力端Ｑの制御信号１１は”ＬＩＴ レベルとなりトラ
ンジスタ５は導通、トランジスタ１は非導通となるから
、送り出力信号８＃こは正規時計信号４が現われ２時計
の時間が１時間ずつ進められるものである。

そして１時刻合せ等が生じた場合をこ早送り制御を時点
ｔｓｔこおいで開始すると、早送り指示信号１は時点ｔ
ｓ）こおいで”Ｌ”レベルから“Ｈ”レベル１こ変わる
。

この時、記録トリガ形回路９はその入力端りへの早送り
指示信号１が”Ｌ”レベルカラ”Ｈ”レベノＬ’Ｓこな
ってリセットが解除された状態１こおいで、トリガ入力
端Ｔへの早送り時計信号１０が”Ｈ”レベルから”Ｌ”
レベル１こ変化したとき、第４図１こおける時点１１１
こトリガされて、その出力端Ｑの制御信号１１を”Ｌ′
”レベルから”Ｈｎレベルへ変化させるものである。

時点ｔｓで早送り指示信号１が”Ｌｊ＋レベルから”Ｈ
”レベルへ変化するが、この時点ｔｓでは記憶トリが形
回路９はリセットが解除されるだけであり、制御信号１
１は”Ｌ９ルベルのままである。

従って早送り指示と同時に早送りが起ることは実質的１
こ解消される。

したがって１時間を１時間だけ進める場合でも、早送り
指示と同時つまり時点ｔ３）こ早送り動作が起らず１次
の時点１，１こおいで早送り動作が生じるので、早送り
制御が容易１こなる。

一方時間を１時間以上進めたい場合１こは。早送り制御
を継続、つまり早送り指示信号１を“ＨＩＴレベル１こ
維持すれば５時点ｔ１〜ｔ５でモ早送り動作が行なわれ
１時間を１時間ずつ進められるものである。

その後１時点ｔＢｔこおいて早送り指示を解消し、早送
り指示信号１が”Ｌ”レベルに帰ると、記憶トリガ形回
路９がリセットされ。

制御信号１１が゛Ｌｌ＋レベル１こ帰るが、この時点ｔ
Ｂでは早送り信号１０がＬ”レベルであり。

早送り動作は起らない。

この時点ｔｇｔこおいで。早送り時計信号１０が”Ｈ”
レベルとなっており。

しかも正規時計信号４が”ＬＨレベルであれば。

この時点ｔＢ＋ｃおいて余分の早送り動作が起るが。

早送り信号１０としでは、デユーティ比の小さな信号、
即ち″Ｈｔ＋レベル期間がその”Ｌ”レベル期間１こ比
べて小さな信号が使用されており１例え小さくなり、余
分な早送り動作を実質的１こ回避することができる。

この意味ではデユーティ比は小さい程よいが、このデユ
ーティ比を１以下の範囲１こすれば、実用上満足できる
結果が得られる。

この考案は１以上述べたようｔこ、一定の周期を持つで
時計の時間を進める正規時計信号と、この正規時計信号
１こ比べて充分短かい周期をもった早送り時計信号とが
入力され１通常時は正規時計信号を出力すること１こよ
り時間を進め１時刻合せ等が生じた時は早送り指示信号
１こ基づき早送り時計信号を出力すること１こより時間
を進める時計用早送り信号回路１こおいで、早送り時計
信号をディーティ比が１／２以下のパルス列からなるも
のとし。

かつ早送り指示信号１こより早送り指示を受けた状態で
早送り時計信号１こよってトリガされた時１こ制御信号
を第ルベルから第２レベル１こ変位させる記憶トリガ形
回路を設け、この記憶トリガ形回路からの制御信号が第
ルベルの時をこ正規時計信号を出力し、第２レベルの時
１こ早送り時計信号を出力する構成としたので１通常時
は正規時計信号１こより時間は進められ、早送り制御時
１こは早送り時計信号によって時間を早送りで進められ
、かつこの早送り制御時１こおいて、早送り指示と同時
１こ起る早送り動作を解消できるため、短かい時間の早
送り１こ対しても制御が容易１こなり、併せて早送り指
示の解除ｔこ伴なって起る余分の早送り動作を充分１こ
抑制して、より正確な早送りを行ない得る効果がある。

【図面の簡単な説明】

第１図は従来回路を示す電気回路図、第２図はその動作
説明用波形図、第３図はこの考案回路の一実施例を示す
電気回路図、第４図はその動作説明用波形図である。 図中１は早送り指示信号、６゜１０は早送り信号、８，
１３は出力信号、９は記憶トリガ形回路である。 なお図中同一符号は同一または相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 一定の周期を持って時計の時間を進める正規時計信号と
   、この正規時計信号をこ比べて充分短かい周期をもった
   早送り時計信号とが入力され１通常時は正規時計信号を
   出力すること１こより時間を進め１時刻合せ等が生じた
   時は早送り指示信号（こ基づき早送り時計信号を出力す
   ること１こより時間を進める時計用早送り信号回路１こ
   おいて、パルス状の早送り指示信号１こより早送り指示
   を受けた状態でデユーティ比が１７２以下のパルス列か
   らなる早送り時計信号・こよってトリガされた時會こ制
   御信号を第１レベルから第２レベルに変位させる記憶ト
   リガ形回路とこの記憶トリガ回路の制御信号が制御端１
   こ供給されるとともをこ上記正規時計信号が入力端に供
   給され上記制御信号が第ルベルの時１こ導通されで出力
   端１こ上記正規時計信号を発生する第１のトランジスタ
   と５上記制御信号とは反転した信号が制御端に供給され
   るとともに上記早送り時計信号が入力端１こ供給され上
   記制御信号が第２レベルの時ｔこ導通されて出力端１こ
   上記早送り時計信号を発する第２のトランジスタとを具
   備したことを特徴とする時計用早送り信号回路。