JPS584462B2 - シユウセキカイロソウチ ノ セイゾウホウホウ - Google Patents

シユウセキカイロソウチ ノ セイゾウホウホウ

Info

Publication number
JPS584462B2
JPS584462B2 JP49052506A JP5250674A JPS584462B2 JP S584462 B2 JPS584462 B2 JP S584462B2 JP 49052506 A JP49052506 A JP 49052506A JP 5250674 A JP5250674 A JP 5250674A JP S584462 B2 JPS584462 B2 JP S584462B2
Authority
JP
Japan
Prior art keywords
emitter
window
region
silicon nitride
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49052506A
Other languages
English (en)
Other versions
JPS50145092A (ja
Inventor
木島光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP49052506A priority Critical patent/JPS584462B2/ja
Publication of JPS50145092A publication Critical patent/JPS50145092A/ja
Publication of JPS584462B2 publication Critical patent/JPS584462B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路の製造方法に係り特に半導体基
板を共通の基板とし、各素子の分離方法に半導体酸化膜
アイソレーションを用いた集積回路に於で、エミツタお
よびベース面積を縮小できる半導体集積回路の製造方法
に関するものである。
半導体集積回路は、プレーナー技術や他の周知の技術を
使用して回路素子の高密度実装を可能にしたけれど、そ
の主たる用途である電子計算機の複雑さの増大に伴い、
高密度集積化、高速化の要求は尽きることがない。
集積回路を共通の半導体基板上に形成する場合、回路素
子相互間は電気的に絶縁されなければならない。
この絶縁のための方法として、従来迄便宜的に用いられ
ていた逆バイアスP−N接合による方法に代って、素子
を取囲むように形成された半導体酸化膜によって絶縁す
る方法(以下、酸化膜分離法と称す)は、上記高密度集
積化、高速化を飛躍的に押し進めた。
本発明の目的は上記酸化膜分離法を用いた集積回路のエ
ミツタ及びベース面積を縮小することにより更に高密度
集積化、高速化を計る集積回路装置の製造方法を提供す
ることにある。
又もう一つの目的は、従来法より容易な製造法によって
上記目的を達成し更に安全性の秀れた集積回路装置の製
造方法を提供することにある。
酸化分離法による集積回路の製造方法は例えば公開特許
公報特開昭47−18284に詳述されている。
その構成の一例は第1図に示すもので酸化膜分離法によ
るバイポーラ型集積回路の断面図である。
この構成を得るための製造工程は次の番号順に示す通り
である。
(1)P型基体11を酸化する。
(2)マスクを施しN+埋込領域12を拡散により形成
する。
(3)酸化膜を除去し、N型エピクキシャル層13を成
長させる。
(4)窒化ケイ素層(図示せず)を堆積し、マスクを施
す。
(5)分離領域14a,14b,14cに接する部分の
窒化ケイ素層を除去し、次に酸化する。
この時分離領域14a,14b,14cは全部二酸化シ
リコンとなる。
(6)マスクを施し、ベース領域を形成すべき領域13
bの表面の窒化ケイ層を除去する。
(7)P型不純物を拡散しベース領域15を形成する。
尚16は同時にできる二酸化シリコン膜である。
(8)残存する窒化ケイ素を除去する。
(9)マスクを施し、コレクタシンク領域17およびエ
ミツク領域18を拡散により形成する。
尚19は同時に形成される二酸化シリコン膜である。
(10)マスクを施し、コンタクト用窓を20a,20
b,20cとして開ける。
(11)配線用金属を堆積し、マスクを施し、相互配線
を10a,10b,10cのように行う。
上記製造方法は、集積密度の向上に格段の進歩をもたら
したが、エミツタ拡散、それに対するコンタクトの形成
については従来通りの方法を採用しているため、トラン
ジスタが微小化してエミツタ幅が数ミクロン(1〜3μ
)になった場合に、エミツタが拡散された領域に、更に
コンタクト形成用の窓開けを行うことが非常に難しくな
ってくる。
これを解決するためにウオツシュドエミツタといわれる
方法があるけれど完全ではない。
本発明は、分離領域を形成する際に用いた窒化ケイ素層
をエミツク領域を拡散するためのマスクとして用い、こ
の層に設けられたエミツタ拡散用窓を同時にエミツタコ
ンタクト形成用窓として用いることにより、エミツクコ
ンタクト形成を容易にし、同時に、エミツタ幅、エミツ
タ面積従ってベース面積をも小さくすることにある。
その他本発明は上記窒化ケイ素膜を集積回路表面の安定
化、保護膜として用い特性の秀れた、安定な集積回路を
提供することにある。
しかも上記窒化ケイ素膜を通して、イオン注入法により
ベース領域を形成することによって製造工程を増加する
ことなくむしろ少ない且つ容易な製造工程で達成するこ
とができる。
以下一実施例により、図面に従って本発明の製造方法を
工程毎にのべる。
尚、図では説明の都合上、深さ方向の長さは領域によっ
て適当に拡大して描いている。
まず、第2図Aでは、第1憾第一導電型、たとえばP型
を有するシリコン単結晶基板21を用意し、周知の方法
で二酸化シリコン膜22を形成する。
次に第2図Bで示すように周知のフォトエッチング技術
によって、上記二酸化シリコン膜22の一部を除去し開
孔部23を設け、この開孔部23を通して基板21と逆
導電型のN型不純物を選択的に拡散し、N+埋込領域2
4を設ける。
第3には同図Cに示すように同図Bの二酸化シリコン膜
22を除去し、P型基板21の主表面にエビタキシャル
技術によって、たとえばN型エピタキシャル単結晶25
を成長させる。
又、第4番目には、同図Dで示すように酸化性雰囲気に
対してマスク効果のある絶縁物、代表的には窒化ケイ素
膜26を形成する。
尚この場合該膜26とN型エピタキシャル層25の間に
、二酸化シリコン等の介在物を入れて、該エビタキシャ
ル層25への歪を緩和することができる。
続いて第5番目には、同図Eのように分離領域となるべ
きN型エピタキシャル層25に接する部分の窒化ケイ素
膜26を断片的に除去し、開孔部27a,27b,27
cを設ける。
従って残った窒化ケイ素膜は26a,26b,26cと
して切離して存する。
更にこれら窒化ケイ素膜26a,26b,26cをマス
クとして露出されたN型エピタキシャル層25を一部エ
ッチング除去し、ついで酸化する。
エビタキシャル層25のエッチング除去された領域を図
の点線で示している。
又、28a,28b,28cは二酸化シリコンで分離領
域となる。
尚、又場合によっては、次工程に移る前窒化ケイ素層2
6をエッチングによって適当な厚さに変えてもよい。
第6番目に、同図Fで示すようにフォトレジスト29a
,29bで窒化ケイ素膜26a,26cを被覆し、マス
クする。
続いてP型不純物、例えばボロンをイオン化し、加速し
てウエハの主表面から注入する。
この場合、加速エネルギは100〜300Kev、注入
量は1×1014〜1×1016/cm2で注入された
不純物は、窒化ケイ素膜を通過してN型エピクキシャル
層25bへ選択的に導入され、而後の熱処理によってP
型ベース領域30を形成する。
尚、レジストがある部分26a,26cは、注入イオン
に対するマスク効果のため、イオンはエビタキシャル層
25a,25cへ達しない。
又、加速注入されるイオンを図の矢印31で表わしてい
る。
第8番目には、第2図Hのようにフォトエッチング技術
により窒化ケイ素膜26a及び26bの一部を除去し、
コレクタ及びエミツタを形成すべき領域に開孔部32a
,32bを設ける。
この開孔部32a,32bよりN型不純物を選択的に拡
散し、コレククシンク領域33及びエミツタ領域34を
形成する。
こゝで35a,35bは同時にコレクタシンク領域33
及びエミツタ領域34上に形成される二酸化シリコン膜
である。
ついで第9番目には、第2図1のようにフオートエッチ
ング技術により、窒化ケイ素膜26bの一部を除去し、
ベース領域30へのコンタクトのための窓36を設ける
尚、エミッタ、コレクタ領域へのコンタクト用窓の形成
については、薄い二酸化シリコン膜35a,35bを次
工程の前処理の際に、弗酸系のエッチング液によって除
去することにより、簡単に形成できる。
窒化ケイ素層26b,26cが、エッチング液に対して
マスク作用を有するため、この工程は極めて容易になる
最後に第2図Jで示すように配線用金属を蒸着等により
堆積し、フォトエッチング技術によって相互配線37a
,37b,37cを形成する。
以上のべた製造工程によって分るように、本発明によっ
てエミツタ面積、特にエミツタ幅の縮小が可能になる。
このことは第3図の従来法と本発明方法によるエミツク
、ベースパターンを参照することにより明確になる。
第3図Aが従来法によるもので、Bが本発明によるもの
である。
第3図Aで38がエミツタ拡散領域39がエミッタコン
タクトのための窓になる。
又40はベースコンタクト用の窓である。
その他41,42はそれぞれベース拡散、エミツタ拡散
時に形成される二酸化シリコン膜、43は分離酸化膜で
ある。
第3図Bが本発明によるパターンで44がエミッタ拡散
用窓とコンタクト用窓を兼用している。
45はベースコンタクト用窓、46は窒化ケイ素膜、4
7は分離酸化膜である。
トランジスタが微小化してくると第3図Aのエミツタ輻
Xに対して、写真製版の重ね合せのための余裕幅yがx
≒yとなり領域42の占める面積がトランジスタ全体か
らみると増加してくる。
しかもxやyが1〜2μとなると写真製版も非常に難し
い。
第3図Bでは44はエミツタ拡散窓とコンタクト用窓を
兼用しているため、重ね合せの余裕を考慮することなく
写真製版技術のぎりぎりの限界までxを小さくできる。
しかも点線で示すようにマスクが少々左側へずれても幅
xが狭くなるだけで問題ない。
勿論右側へずれてもかまわない。
Aの方は後続のコンタクトの写真製版のことを考慮する
と余裕が少ない。
このように本発明ではより容易な技術でエミッタ幅を小
さくすることができ、高周波に於ける特性を改善できる
又相対的にトランジスタの面積が小さくなり集積度が上
る。
工程全体で比較すると、前述した従来法の工程(6),
(8)の窒化ケイ素層の除去工程が不要になり、簡略化
される。
写真製版工程数は同じであるが、コンタクトのフォトエ
ッチングがベースコンタクト用窓のみ開ければ良く容易
になる。
又回路素子の表面は窒化ケイ素膜でおおわれているため
、二酸化ケイ素膜で表面を保護した従来法より素子の安
定性が秀れている。
以上のことから明らかなように、本発明の製造方法によ
れば、従来法に比べて、高周波特性並びに安定性の秀れ
た集積回路を高密度に、しかもより容易に製造すること
ができる。
【図面の簡単な説明】
第1図は、従来の集積回路装置の一部切り欠いた断面図
、第2図A−Jは、この発明の一実施例製造方法を工程
順に示した一部切り欠き断面図である。 又、第3図A,Bは、夫々従来法、本発明方法によるペ
ースエミツタ部分の拡大平面図である。 図に於て21はP型基体、22は二酸化シリコン膜、2
3はN+埋込領域拡散用窓、24はN+埋込領域、25
はN型エピタキシャル層、26,26a,26b,26
cは窒化ケイ素膜層、27は分離領域形成用窓、28は
分離領域(二酸化シリコン膜)、29はイオン阻止用レ
ジスト、30はベース領域、31はイオンビーム、32
aはN+コレクタシンク領域形成用窓、32bはエミツ
タ領域形成用窓、33はN+コレクタシンク領域、34
はエミツタ領域、35a,35bはN+領域拡散時に生
成した二酸化シリコン膜、36はベースコンタクト形成
用窓、37a,37b,37cは配線用金属。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板の表面に半導体エビタキシャル層を設け
    、該エビクキシャル層上に窒化ケイ素膜の絶縁層を設け
    、この絶縁層をパターンニングし、該絶縁層をマスクと
    して該エビタキシャル層を選択的に酸化絶縁物に変え、
    電気的に絶縁された複数の島状半導体エビタキシャル層
    を形成する工程と、前記選択酸化時にマスクとして用い
    た絶縁層を残したまゝ、イオン注入によってベース領域
    を形成する工程と、該絶縁層にエミツタ拡散用窓あけを
    する工程と、エミツタ拡散後、該窓内に形成された二酸
    化シリコン膜を、エッチング除去する工程とを含む集積
    回路装置の製造方法。
JP49052506A 1974-05-11 1974-05-11 シユウセキカイロソウチ ノ セイゾウホウホウ Expired JPS584462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49052506A JPS584462B2 (ja) 1974-05-11 1974-05-11 シユウセキカイロソウチ ノ セイゾウホウホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49052506A JPS584462B2 (ja) 1974-05-11 1974-05-11 シユウセキカイロソウチ ノ セイゾウホウホウ

Publications (2)

Publication Number Publication Date
JPS50145092A JPS50145092A (ja) 1975-11-21
JPS584462B2 true JPS584462B2 (ja) 1983-01-26

Family

ID=12916603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49052506A Expired JPS584462B2 (ja) 1974-05-11 1974-05-11 シユウセキカイロソウチ ノ セイゾウホウホウ

Country Status (1)

Country Link
JP (1) JPS584462B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633875A (en) * 1979-08-28 1981-04-04 Sony Corp Manufacture of transistor

Also Published As

Publication number Publication date
JPS50145092A (ja) 1975-11-21

Similar Documents

Publication Publication Date Title
CA1166760A (en) Self-aligned metal process for integrated circuit metallization
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
US4689872A (en) Method of manufacturing a semiconductor device
US4045249A (en) Oxide film isolation process
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
JPS62179764A (ja) 壁スペ−サを有するバイポ−ラ半導体装置の製造方法
JPS6134972A (ja) バイポ−ラトランジスタ構造体
US4713355A (en) Bipolar transistor construction
KR910000020B1 (ko) 반도체장치의 제조방법
US4219925A (en) Method of manufacturing a device in a silicon wafer
JPS5923476B2 (ja) 半導体装置の製造方法
JP3360970B2 (ja) 半導体装置の製造方法
JPS603157A (ja) 半導体装置の製造方法
JPS6013313B2 (ja) 半導体装置の製造方法
JPH023303B2 (ja)
JPS6142169A (ja) 半導体装置の製造方法
JP2517380B2 (ja) 半導体集積回路の製造方法
JPH0444250A (ja) 半導体装置の製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPS6041243A (ja) 半導体装置の製造方法
JPH02134827A (ja) 半導体装置およびその製造方法
JPS61147575A (ja) 半導体装置の製造方法
JPH0377331A (ja) 半導体装置およびその製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法
JPH01270270A (ja) 半導体装置の製造方法