JPS6041243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6041243A JPS6041243A JP14941283A JP14941283A JPS6041243A JP S6041243 A JPS6041243 A JP S6041243A JP 14941283 A JP14941283 A JP 14941283A JP 14941283 A JP14941283 A JP 14941283A JP S6041243 A JPS6041243 A JP S6041243A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- carbon
- film
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に関するもので特にコ
ンタクトホール部分で段切れの恐れのない絶縁膜を有す
る半導体装置の製造方法に関する。
ンタクトホール部分で段切れの恐れのない絶縁膜を有す
る半導体装置の製造方法に関する。
従来よ）用いられている半導体装置内の素子間を接続す
る配線部の形成方法の概略は次のようなものである。す
なわち、第１図に示すように、不純物の選択拡散或いは
選択注入技術を用いて、半導体基板１１に所定の素子領
域１２を形成すると共に半導体基板１１の上面にシリコ
ン酸化膜等の絶縁膜１３を形成する。そして、この絶縁
膜１３に第２図に示すように窓明けを行い、素子接続部
となる部位に開口部１４を形成する。次いで半導体基板
１１内の素子領域１２と後に形成される配線層との良好
な接続性が得られるように、上記開口部１４からｎ（ま
たはｐ ）イオン注入を用い高濃度のイオン注入）ＩＪ
１５を開口部１４直下に形成する。
る配線部の形成方法の概略は次のようなものである。す
なわち、第１図に示すように、不純物の選択拡散或いは
選択注入技術を用いて、半導体基板１１に所定の素子領
域１２を形成すると共に半導体基板１１の上面にシリコ
ン酸化膜等の絶縁膜１３を形成する。そして、この絶縁
膜１３に第２図に示すように窓明けを行い、素子接続部
となる部位に開口部１４を形成する。次いで半導体基板
１１内の素子領域１２と後に形成される配線層との良好
な接続性が得られるように、上記開口部１４からｎ（ま
たはｐ ）イオン注入を用い高濃度のイオン注入）ＩＪ
１５を開口部１４直下に形成する。
続いて第３図に示すように上記イオン注入層１５の活性
化熱処理等を行い、同時にこの熱処理時に基板１１表面
に薄い酸化膜１３８を形成する。
化熱処理等を行い、同時にこの熱処理時に基板１１表面
に薄い酸化膜１３８を形成する。
次いで、第４図に示すように上記酸化膜１３ｓに所定形
状のコンタクトホール１４ｃを開口する。
状のコンタクトホール１４ｃを開口する。
続いて第５図に示すように、基板の上面に金属膜１６を
被着し、所定の・量ターンに）？ターニングすることに
よシ各素子領域を接続する配線層を形成する。
被着し、所定の・量ターンに）？ターニングすることに
よシ各素子領域を接続する配線層を形成する。
以上のようにして形成した装置では、絶縁膜１３に開口
部１４を形成するが、この開口部１４の断面が急峻で大
きな段差を有するため、この段差部上に形成される金属
膜１６に第５図のａで示すようないわゆる段切れと呼ば
れる配線切れを生じやすいものであった。
部１４を形成するが、この開口部１４の断面が急峻で大
きな段差を有するため、この段差部上に形成される金属
膜１６に第５図のａで示すようないわゆる段切れと呼ば
れる配線切れを生じやすいものであった。
このような従来の装置の段切れの対策として、例えば、
第６図に示すように、半導体基板１１上に絶縁膜１３と
してシリコン酸化膜１３ｏおよび低温の熱処理で軟化す
る例えばＢＳＧ （ホウ素シリケートガラス）膜１３１
等を１１）Ｌｌに積層被着して、絶縁膜１３の窓明は後
熱処理を行って絶縁膜１３の段差を滑らかにする方法も
ある。
第６図に示すように、半導体基板１１上に絶縁膜１３と
してシリコン酸化膜１３ｏおよび低温の熱処理で軟化す
る例えばＢＳＧ （ホウ素シリケートガラス）膜１３１
等を１１）Ｌｌに積層被着して、絶縁膜１３の窓明は後
熱処理を行って絶縁膜１３の段差を滑らかにする方法も
ある。
このようなものでは、金属膜１６の段切れは防止できる
ものの、工程が煩雑であるという欠点があった。
ものの、工程が煩雑であるという欠点があった。
また、これらの方法では配線層との接続部分ではｎ＋（
またはｐ＋）イオン注入用の開口部１４とコンタクトホ
ール１４ｃとのマスク合わせ精度を考１ｉＪＩ してコ
ンタクト部分の面積の余裕をかなり大きくする必要があ
り、素子の微細化を阻んでいた。
またはｐ＋）イオン注入用の開口部１４とコンタクトホ
ール１４ｃとのマスク合わせ精度を考１ｉＪＩ してコ
ンタクト部分の面積の余裕をかなり大きくする必要があ
り、素子の微細化を阻んでいた。
また、この他に、いわゆるＬＯＣＯ８（ＬＯＣａｌＯｘ
ｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ）法によりシリ
コン基板表面に選択的に酸化膜を形成する方法もある。
ｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ）法によりシリ
コン基板表面に選択的に酸化膜を形成する方法もある。
この方法は、シリコン基板表面にシリコン窒化膜を被着
し、このシリコン窒化膜をノやターニングし、さらにこ
のシリコン窒化膜を耐酸化性マスクとしてシリコン基板
表面を選択酸化してシリコン酸化膜のパターンを形成し
、不要となるシリコン窒化膜を除去するものである。こ
の方法によれば、シリコン酸化膜の開口部の断面は滑ら
かなものとなるが、シリコン窒化膜の被着工程およびそ
のパターニング工程、さらには選択酸化終了後の不要な
シリコン窒化膜・ぐターンの除去工程が煩しいという欠
点を有していた。
し、このシリコン窒化膜をノやターニングし、さらにこ
のシリコン窒化膜を耐酸化性マスクとしてシリコン基板
表面を選択酸化してシリコン酸化膜のパターンを形成し
、不要となるシリコン窒化膜を除去するものである。こ
の方法によれば、シリコン酸化膜の開口部の断面は滑ら
かなものとなるが、シリコン窒化膜の被着工程およびそ
のパターニング工程、さらには選択酸化終了後の不要な
シリコン窒化膜・ぐターンの除去工程が煩しいという欠
点を有していた。
この発明は上記のような点に鑑みなされたもので、その
目的とするところは段切れの恐れのない、緩やかな段面
構造の絶縁膜を有する装置を簡易に製造することのでき
る半導体装置の製造方法を提供し、生産性の向上を図ろ
うとするものである。
目的とするところは段切れの恐れのない、緩やかな段面
構造の絶縁膜を有する装置を簡易に製造することのでき
る半導体装置の製造方法を提供し、生産性の向上を図ろ
うとするものである。
すなわちこの発明に係る半導体装置の製造方法では、半
導体基板の上面に例えばシリコン酸化膜或いはレゾスト
膜等からなる炭素導入阻止膜を形成しこの炭素導入阻止
膜を・母ターニング５− し、この炭素導入阻止膜をマスクとして半導体基板の上
面部分に選択的【炭素を導入し炭素導入層を形成する。
導体基板の上面に例えばシリコン酸化膜或いはレゾスト
膜等からなる炭素導入阻止膜を形成しこの炭素導入阻止
膜を・母ターニング５− し、この炭素導入阻止膜をマスクとして半導体基板の上
面部分に選択的【炭素を導入し炭素導入層を形成する。
そして上記炭素導入阻止膜を除去した後、半導体基板の
上面を酸化させ酸化膜を形成する。ここで炭素導入層で
は導入した炭素の量に依存して酸素の拡散速度が低下す
る。
上面を酸化させ酸化膜を形成する。ここで炭素導入層で
は導入した炭素の量に依存して酸素の拡散速度が低下す
る。
すなわち炭素を多量に含んだ領域を設けることにより、
この炭素を含んだ領域およびその下部に位置する例えば
酸化膜部分やシリコン基板界面への酸素供給量をその他
の領域と比較し減少させて、その領域における酸化膜の
成長量を抑制できる。その結果炭素導入層に相当する部
位には炭素を含む薄い酸化膜部分が形成され、炭素導入
層以外の領域に上記薄い酸化膜部分と緩やかに連続した
厚い酸化膜部分が形成される。
この炭素を含んだ領域およびその下部に位置する例えば
酸化膜部分やシリコン基板界面への酸素供給量をその他
の領域と比較し減少させて、その領域における酸化膜の
成長量を抑制できる。その結果炭素導入層に相当する部
位には炭素を含む薄い酸化膜部分が形成され、炭素導入
層以外の領域に上記薄い酸化膜部分と緩やかに連続した
厚い酸化膜部分が形成される。
その後、薄い酸化膜部分が除去され厚い酸化膜部分が残
るように薄い酸化膜部分と厚い酸化膜部分とを同一速度
でエツチングし、上記炭素導入層に相当しない領域に緩
やかな開口部断面を有する残留酸化膜を形成するように
したもので６一 ある。
るように薄い酸化膜部分と厚い酸化膜部分とを同一速度
でエツチングし、上記炭素導入層に相当しない領域に緩
やかな開口部断面を有する残留酸化膜を形成するように
したもので６一 ある。
ここで、上記炭素導入層をシＩＪ ｊン基体の表面領域
に形成してもよいし、半導体基板上面に適宜予め形成さ
れた酸化膜に形成してもよい。
に形成してもよいし、半導体基板上面に適宜予め形成さ
れた酸化膜に形成してもよい。
また、オーミックコンタクトを得るためのイオン注入工
程で形成する注入阻止膜を、上記炭素導入阻止膜として
使用すれば炭素の選択導入のための専用のｉ！ターニン
グを行う必要がない。
程で形成する注入阻止膜を、上記炭素導入阻止膜として
使用すれば炭素の選択導入のための専用のｉ！ターニン
グを行う必要がない。
以下図面を参照してこの発明の一実施例につき抵抗素子
の例をとり、説明する。
の例をとり、説明する。
まず、第７図に示すようにｎ形シリコン半導体基板２１
に抵抗体となるｐ−拡散層２２を形成する。次いで、こ
の基板２１上に例えばフォトレゾスト或いはシリコン酸
化膜等の誘電体膜からなる注入阻止部材膜２３を被着し
、抵抗体のコンタクト位置に開口部２３ｃを開口する。
に抵抗体となるｐ−拡散層２２を形成する。次いで、こ
の基板２１上に例えばフォトレゾスト或いはシリコン酸
化膜等の誘電体膜からなる注入阻止部材膜２３を被着し
、抵抗体のコンタクト位置に開口部２３ｃを開口する。
続いて、第８図に示すように、後に形成する配線層との
オーミックコンタクトを得るため、上記注入阻止部材膜
２３をマスクとしたｐ＋イオン注入を例えば加速電圧１
８０ ｋｅＶ、ポロンの濃度２×１０１５ｃ１ｎ−２の
条件で行い畝注入層２４を形成する。引き続き、例えば
加速電圧５０１ＣｅＶ。
オーミックコンタクトを得るため、上記注入阻止部材膜
２３をマスクとしたｐ＋イオン注入を例えば加速電圧１
８０ ｋｅＶ、ポロンの濃度２×１０１５ｃ１ｎ−２の
条件で行い畝注入層２４を形成する。引き続き、例えば
加速電圧５０１ＣｅＶ。
濃度Ｉ Ｘ １０’ ５ｃｍ−２の条件でＣ″−注入（
炭素注入）を行い、炭素注入層２５を基板２１の比較的
浅い表面領域に形成する。
炭素注入）を行い、炭素注入層２５を基板２１の比較的
浅い表面領域に形成する。
次いで、上記注入阻止部材膜２３を除去した後、第９図
に示すようにウェハを通常の酸化炉中に設置し、基板２
１表面の酸化を行い酸化膜２６を形成する。この際に、
基板２１内に導入された炭素が酸化膜中に取り込まれる
と、炭素を含む酸化膜の酸素拡散速度が遅いため、炭素
注入層２５上の酸化膜厚が他の領域に比らべ薄くなる。
に示すようにウェハを通常の酸化炉中に設置し、基板２
１表面の酸化を行い酸化膜２６を形成する。この際に、
基板２１内に導入された炭素が酸化膜中に取り込まれる
と、炭素を含む酸化膜の酸素拡散速度が遅いため、炭素
注入層２５上の酸化膜厚が他の領域に比らべ薄くなる。
この場合では、炭素注入層２５上の薄い酸化膜部分２６
ｃは約３０００！ａ度の膜厚となり、炭素注入層２５以
外の領域の厚い酸化膜部分２６．は約８０００にの膜厚
となる。
ｃは約３０００！ａ度の膜厚となり、炭素注入層２５以
外の領域の厚い酸化膜部分２６．は約８０００にの膜厚
となる。
読込て炭素を含む酸化膜部分（薄い酸化膜部分）２６ｃ
および炭素を含まない酸化膜部分（厚い酸化膜部分）２
６ｏのエツチングレートが略変わらないような、例えば
ぶつ酸系薬品を用いたエツチングにより、上記酸化膜２
６を約３０００Ｘの一定膜厚でエツチング除去する。こ
れにより第１０図に示すように上記厚い酸化膜部分２５
ｏが約５０００Ｘの膜厚で残留酸化膜として半導体基板
２ノ上に残り、これをフィールド絶縁膜として他の素子
領域との分゛離に用いる。
および炭素を含まない酸化膜部分（厚い酸化膜部分）２
６ｏのエツチングレートが略変わらないような、例えば
ぶつ酸系薬品を用いたエツチングにより、上記酸化膜２
６を約３０００Ｘの一定膜厚でエツチング除去する。こ
れにより第１０図に示すように上記厚い酸化膜部分２５
ｏが約５０００Ｘの膜厚で残留酸化膜として半導体基板
２ノ上に残り、これをフィールド絶縁膜として他の素子
領域との分゛離に用いる。
次に第１１図に示すように、アルミニウム等の金属膜２
７をウェハ上に蒸着し、・臂夕〜ニングを行うことによ
シ、所定の各部を配線する配線層を形成する。
７をウェハ上に蒸着し、・臂夕〜ニングを行うことによ
シ、所定の各部を配線する配線層を形成する。
ここで上記方法の半導体基板の酸化工程において、炭素
注入層に注入された炭素量に応じてその部分の酸素の拡
散速度が低下するため、炭素注入層の中央部への酸素の
拡散量は少なく、炭素注入層の周辺部には周囲から多く
の酸素が回シ込むように拡散される。この結果、半導体
基板上には、炭素を含んだ薄い酸化膜部分とこの薄い酸
化膜部分に緩やかに連続した炭素を含まない厚い酸化膜
部分とを有した酸化膜が形成９− される。従って、上記酸化膜の薄い酸化膜部分を除去す
るように一定膜厚で酸化膜をエツチングすれば、厚い酸
化膜部分に由来して半導体基板上に残る残留酸化膜の開
口部断面は緩やかに傾斜したものとなる。
注入層に注入された炭素量に応じてその部分の酸素の拡
散速度が低下するため、炭素注入層の中央部への酸素の
拡散量は少なく、炭素注入層の周辺部には周囲から多く
の酸素が回シ込むように拡散される。この結果、半導体
基板上には、炭素を含んだ薄い酸化膜部分とこの薄い酸
化膜部分に緩やかに連続した炭素を含まない厚い酸化膜
部分とを有した酸化膜が形成９− される。従って、上記酸化膜の薄い酸化膜部分を除去す
るように一定膜厚で酸化膜をエツチングすれば、厚い酸
化膜部分に由来して半導体基板上に残る残留酸化膜の開
口部断面は緩やかに傾斜したものとなる。
これにより、上記残留酸化Ｉｌｌの開口部から残留酸化
膜上に渡って金属配線層を均一に形成することができ、
配線層の段切れの発生を低減させることができる。
膜上に渡って金属配線層を均一に形成することができ、
配線層の段切れの発生を低減させることができる。
ま走、オーミックコンタクトを得るための不純物のイオ
ン注入工程に用いる注入阻止部材膜を炭素導入の阻止膜
として使用すれば、従来のようにコンタクト部にパター
ニングをくり返した沙、シリコン窒化膜のパターニング
等を行ったりする必要がなく、製造工程の大１）１な短
縮化、簡素化を図ることができる。
ン注入工程に用いる注入阻止部材膜を炭素導入の阻止膜
として使用すれば、従来のようにコンタクト部にパター
ニングをくり返した沙、シリコン窒化膜のパターニング
等を行ったりする必要がなく、製造工程の大１）１な短
縮化、簡素化を図ることができる。
さらに、従来のようにオーミックコンタクトのための不
純物注入工程とコンタクトホールの開口工程とのマスク
合わせずれを見こんでコンタクト部を不必要に大きくす
る必要がないため、−１０＝ 素子の高集積化にも効果的である。
純物注入工程とコンタクトホールの開口工程とのマスク
合わせずれを見こんでコンタクト部を不必要に大きくす
る必要がないため、−１０＝ 素子の高集積化にも効果的である。
尚、第１１図では、金属膜２７下のコンタクト部に炭素
注入層２５が残っているように示しであるが、アルミニ
ウムの合金化処理すなわちシンタリング処理中に基板２
１表面に残った炭素は殆んどアルミニウム中に取シ込ま
れるものであシ、さらに第９図に示す基板２１表面の酸
化工程において酸化膜２６を充分に厚く形成すれば炭素
が殆んどこの酸化膜２６中に塩９込まれるため、炭素の
影響による素子特性の変化は殆んどみられない。
注入層２５が残っているように示しであるが、アルミニ
ウムの合金化処理すなわちシンタリング処理中に基板２
１表面に残った炭素は殆んどアルミニウム中に取シ込ま
れるものであシ、さらに第９図に示す基板２１表面の酸
化工程において酸化膜２６を充分に厚く形成すれば炭素
が殆んどこの酸化膜２６中に塩９込まれるため、炭素の
影響による素子特性の変化は殆んどみられない。
また、上記実施例では炭素注入層２５をシリコン基体の
表面領域に形成する場合につき示したが、シリコン基体
の上面に予め酸化膜が形成されている半導体基板を用い
、この基板上に炭素導入を阻止する所定パターンの厚い
膜を形成して炭素を選択的に上記酸化膜に導入し、以下
上記実施例と同様な工程を進めてもよい。
表面領域に形成する場合につき示したが、シリコン基体
の上面に予め酸化膜が形成されている半導体基板を用い
、この基板上に炭素導入を阻止する所定パターンの厚い
膜を形成して炭素を選択的に上記酸化膜に導入し、以下
上記実施例と同様な工程を進めてもよい。
さらにまた、上記実施例では、半導体基板の上面に炭素
を導入する方法として選択イオン注入法を用いる場合を
示したが、これはイオン注入に限らず他の導入方法によ
ってもよい。
を導入する方法として選択イオン注入法を用いる場合を
示したが、これはイオン注入に限らず他の導入方法によ
ってもよい。
以上のようにこの発明によれば、金属配線層の段切れの
恐れのない緩やかな開口部断面を有する絶縁膜を備えた
半導体装置を簡単な工程により製造することのできる半
導体装置の製造方法を提供でき、生産性の向上を図るこ
とができる。
恐れのない緩やかな開口部断面を有する絶縁膜を備えた
半導体装置を簡単な工程により製造することのできる半
導体装置の製造方法を提供でき、生産性の向上を図るこ
とができる。
【図面の簡単な説明】
第１図乃至第５図は従来の半導体装置の製造方法の一例
を説明するための断面図、第６図は従来の半導体装置の
製造方法の他の一例を説明するための断面図、第７図乃
至第１１図はこの発明の一実施例に係る半導体装置の製
造方法を説明するための断面図である。 ２１・・・半導体基板、２３・・・注入阻止部材膜、２
５・・・炭素注入層（炭素導入層）、２６・・・酸化膜
、２６ｃ・・・薄い酸化膜部分、２６ｏ・・・厚い酸化
膜部分、２７・・・金属膜。 区 区 区 −へ の 鵬 糎 鞍 ２４６− ＠ 区 −ｓｕ″ 味 賊
を説明するための断面図、第６図は従来の半導体装置の
製造方法の他の一例を説明するための断面図、第７図乃
至第１１図はこの発明の一実施例に係る半導体装置の製
造方法を説明するための断面図である。 ２１・・・半導体基板、２３・・・注入阻止部材膜、２
５・・・炭素注入層（炭素導入層）、２６・・・酸化膜
、２６ｃ・・・薄い酸化膜部分、２６ｏ・・・厚い酸化
膜部分、２７・・・金属膜。 区 区 区 −へ の 鵬 糎 鞍 ２４６− ＠ 区 −ｓｕ″ 味 賊
Claims (1)
- 半導体基板の上面に所定部分に開口部を有する炭素導入
阻止膜を選択的に形成する工程と、上記炭素導入阻止膜
をマスクとして半導体基板の上面部分に選択的に炭素を
導入し炭素導入層を形成する工程と、上記炭素導入阻止
膜を除去した後半導体基板の上面を酸化させることによ
り、上記炭素導入層部分に炭素を含む薄い酸化膜部分を
有し炭素導入層以外の領域に炭素を含まない厚い酸化膜
部分を有する酸化膜を形成する工程と、上記薄い酸化膜
部分直下の半導体基板を露出させるとともに上記炭素導
入層に相当しない領域に形成された厚い酸化膜部分の一
部を残すように上記厚い酸化膜部分と薄い酸化膜部分と
を略同−のエツチング速度でエツチングする工程とを具
備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14941283A JPS6041243A (ja) | 1983-08-16 | 1983-08-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14941283A JPS6041243A (ja) | 1983-08-16 | 1983-08-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041243A true JPS6041243A (ja) | 1985-03-04 |
| JPH0152900B2 JPH0152900B2 (ja) | 1989-11-10 |
Family
ID=15474551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14941283A Granted JPS6041243A (ja) | 1983-08-16 | 1983-08-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170046U (ja) * | 1987-04-18 | 1988-11-04 | ||
| JPH01259538A (ja) * | 1988-04-11 | 1989-10-17 | Agency Of Ind Science & Technol | 酸化膜の形成方法 |
-
1983
- 1983-08-16 JP JP14941283A patent/JPS6041243A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170046U (ja) * | 1987-04-18 | 1988-11-04 | ||
| JPH01259538A (ja) * | 1988-04-11 | 1989-10-17 | Agency Of Ind Science & Technol | 酸化膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0152900B2 (ja) | 1989-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| JPH02100326A (ja) | 高耐圧ｍｏｓ型半導体装置の製造方法 | |
| EP0174986B1 (en) | Process for forming and locating buried layers | |
| US3936331A (en) | Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS6041243A (ja) | 半導体装置の製造方法 | |
| US3767493A (en) | Two-step photo-etching method for semiconductors | |
| EP0076147A2 (en) | Method of producing a semiconductor device comprising an isolation region | |
| KR960016236B1 (ko) | 반도체 장치의 자기 정렬형 콘택 제조방법 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| US3923562A (en) | Process for producing monolithic circuits | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| KR0172732B1 (ko) | 반도체 소자 분리방법 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH06177069A (ja) | 半導体装置の製造方法 | |
| JPS6276773A (ja) | 半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPS61158174A (ja) | 半導体装置及びその製造方法 | |
| JPH04245643A (ja) | 半導体装置の製造方法 | |
| JPS59139644A (ja) | 半導体装置の製造方法 |