JPS5845174B2 - ３↓−５族化合物半導体上の絶縁膜形成方法 - Google Patents
３↓−５族化合物半導体上の絶縁膜形成方法Info
- Publication number
- JPS5845174B2 JPS5845174B2 JP54024526A JP2452679A JPS5845174B2 JP S5845174 B2 JPS5845174 B2 JP S5845174B2 JP 54024526 A JP54024526 A JP 54024526A JP 2452679 A JP2452679 A JP 2452679A JP S5845174 B2 JPS5845174 B2 JP S5845174B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- compound semiconductor
- atoms
- insulating film
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は■−ｖ族化合物半導体−Ｌの絶縁膜の形成方法
ζこ関する。
ζこ関する。
さらに詳しくは、ＩＩＩ−Ｖ族化合物半導体表面準位密
度を著しく低減させ、半導体表面に形成された酸化膜と
半導体の界面の品質を改善して、優れた半導体装置を提
供することができる絶縁膜形成方法に関する。
度を著しく低減させ、半導体表面に形成された酸化膜と
半導体の界面の品質を改善して、優れた半導体装置を提
供することができる絶縁膜形成方法に関する。
Ｓ１単結晶の表面熱酸化により優れた５ｉ−８ｉｎ２界
而特性が得られていることは周知であり、こ０技術によ
ってＭＯＳＦＥＴやＣＣＤなとの表面デバイスが現在製
作されている。
而特性が得られていることは周知であり、こ０技術によ
ってＭＯＳＦＥＴやＣＣＤなとの表面デバイスが現在製
作されている。
一方、■＝Ｖ族化合物半導体をみるに、今の処、５ｉ−
８ｉＯ□に匹敵するような良質の酸化膜界面が得られて
いない。
８ｉＯ□に匹敵するような良質の酸化膜界面が得られて
いない。
通常、酸化膜形成法として、陽極酸化法、プラズマ陽極
酸化法、化学蒸着法、スパッタ法が使用されているが、
いずれを採用しても作成された半導体−酸化膜界面の特
性は好ましくない。
酸化法、化学蒸着法、スパッタ法が使用されているが、
いずれを採用しても作成された半導体−酸化膜界面の特
性は好ましくない。
例えば、高電界印７ＪＩ］で、半導体の表向電気特性を
反転（すなわち、反転領域の形成）させることができな
いのである。
反転（すなわち、反転領域の形成）させることができな
いのである。
この主たる原因はつぎのように考えられる。
半導体表面ｌこ配列した原子は結合手が空のままであり
、ダングリングボンドと呼ばれている。
、ダングリングボンドと呼ばれている。
ダングリングボンドはエネルギ最低点をとるように安定
するが、その準位は結晶内エネルギと異なるために、通
常、半導体表面には種々の準位が形成される。
するが、その準位は結晶内エネルギと異なるために、通
常、半導体表面には種々の準位が形成される。
５ｉ−８ｉｎ２界１雨では、酸化膜中の酸素原子ＯがＳ
ｉのダングリングボンドと結合して、ダングリングボン
ドを激減させている。
ｉのダングリングボンドと結合して、ダングリングボン
ドを激減させている。
密嵌で表現するならば、１０１５／−→１０１０／Ｃ１
１ｆ、と減少させるのである。
１ｆ、と減少させるのである。
これに反して、ｌｆｆ１−Ｖ族化合物半導体の表面原子
の有するダングリングボンドは容易に酸化膜中の０原子
と結合しないと考えられ、現実に表面準位密嵌はＳｉ
−８ｉｎ２界而に存在する密変の２桁以上高い値を有し
ている。
の有するダングリングボンドは容易に酸化膜中の０原子
と結合しないと考えられ、現実に表面準位密嵌はＳｉ
−８ｉｎ２界而に存在する密変の２桁以上高い値を有し
ている。
本発明は、これらの欠点を解決するために、ダングリン
グボンドと結合しやすい水素ガスを酸化膜形成の全工程
に導入し、とくに、酸化膜中にも水素原子を含有させる
ことを特徴としており、その目的はｍ−ｖ族化合物半導
体表面と酸化膜界面の準位を減らして、良質な界面電気
特性をもった半導体装置を得ることにある。
グボンドと結合しやすい水素ガスを酸化膜形成の全工程
に導入し、とくに、酸化膜中にも水素原子を含有させる
ことを特徴としており、その目的はｍ−ｖ族化合物半導
体表面と酸化膜界面の準位を減らして、良質な界面電気
特性をもった半導体装置を得ることにある。
以下に本発明を実施例により詳細に説明する。
通常、結晶の表面は水蒸気やその他の汚染源で相当に汚
染されているために、表面上に膜を形成する前に、まず
表面を処理する。
染されているために、表面上に膜を形成する前に、まず
表面を処理する。
表面を清浄化すル際に、スパッタエッチ、そしてアニー
ルが行すわれるが、この工程で、半導体表面が杜若げら
れることを考えるならば、それだけ十分な手法の吟味が
必要である。
ルが行すわれるが、この工程で、半導体表面が杜若げら
れることを考えるならば、それだけ十分な手法の吟味が
必要である。
従来、スパッタエッチはＡｒガス雰囲気中で行なってい
るが、半導体表面は高密度のダングリングボンドの存在
のために物理的に改善されたとは言えない。
るが、半導体表面は高密度のダングリングボンドの存在
のために物理的に改善されたとは言えない。
これに対して、本発明の方法では、スパッタエッチの際
に雰囲気にＡｒとＨ２の混合ガスを用いるものである。
に雰囲気にＡｒとＨ２の混合ガスを用いるものである。
そして、混合比を体積でＸとし、（１−ｘ ） Ａ ｒ
＋ ｘＨ２（０３くＸ≦０．９）とした場合に良質の
スパッタエッチ面が得られた。
＋ ｘＨ２（０３くＸ≦０．９）とした場合に良質の
スパッタエッチ面が得られた。
第１図は上記混合ガスの混合比Ｘを変えてスパッタエッ
チしたＰ−ＧａＡｓの結晶の表面をクリプトン・レーザ
で励起したときに得られた波長８５００Ａのフォトルミ
ネセンス（ＰＬ）強度と混合比Ｘとの関係を示す図であ
り、Ｐ Ｌ強度は混合比Ｘに依存し、Ｘ二０８付近にピ
ークを持つことがわかる。
チしたＰ−ＧａＡｓの結晶の表面をクリプトン・レーザ
で励起したときに得られた波長８５００Ａのフォトルミ
ネセンス（ＰＬ）強度と混合比Ｘとの関係を示す図であ
り、Ｐ Ｌ強度は混合比Ｘに依存し、Ｘ二０８付近にピ
ークを持つことがわかる。
これはスパッタエッチされた瞬間の結晶表面は化学的に
活性であり、ただちに雰囲気中のＨ原子と結合し、ダン
グリングボンドを失なって行くものと考えられる。
活性であり、ただちに雰囲気中のＨ原子と結合し、ダン
グリングボンドを失なって行くものと考えられる。
したがって、表面準位の減少した結晶表面で強いＰＬ強
度が得られることを示すものである。
度が得られることを示すものである。
以上のスパックエッチで結晶表面に導入された歪はアニ
ールで改善される。
ールで改善される。
しかし、アニールの高温処理の段階で、結合したＩ−（
原子を再度逃がさないように雰囲気をんとＨ２の混合ガ
スとしてアニールを行なう。
原子を再度逃がさないように雰囲気をんとＨ２の混合ガ
スとしてアニールを行なう。
アニール後、Ｐ Ｌ強度は第１図に示したよりも一層強
まることから、予想とおりＨ原子と結合したまま、アニ
ール工程が進行しているものと考えられる。
まることから、予想とおりＨ原子と結合したまま、アニ
ール工程が進行しているものと考えられる。
ここで、アニール温度は３００〜５００℃の範囲が最適
であった。
であった。
以上の処理をした結晶表面に酸化膜を形成する。
この際、結晶表面原子とＨ原子の結合を壊さないように
、さらに、残留するダングリングボンドをＨ原子で結合
させるように、酸化膜の形成をＡｒとＨ２ガスの混合雰
囲気中におけるスパッタ法で行なう。
、さらに、残留するダングリングボンドをＨ原子で結合
させるように、酸化膜の形成をＡｒとＨ２ガスの混合雰
囲気中におけるスパッタ法で行なう。
たとえば、５ＩＯ２、Ａ−１２０３，５１３Ｎ４等の膜
を（１−ｘ ）Ａ ｒ＋ｘＨ２（０，３≦Ｘ≦０．９）
雰囲気中でスパッタ法によりＧ ａ Ａ ｓ結晶面一に
に形成すると、膜中にＨ原子の含有されていることが質
量分析により確認された。
を（１−ｘ ）Ａ ｒ＋ｘＨ２（０，３≦Ｘ≦０．９）
雰囲気中でスパッタ法によりＧ ａ Ａ ｓ結晶面一に
に形成すると、膜中にＨ原子の含有されていることが質
量分析により確認された。
この膜中に取り込まれたＩ（原子が狙いどおり重大な作
用を及ぼす訳であり、ＧａＡｓ結晶表向層原子のダング
リングボンドの大半がＨ原子と結合して行く。
用を及ぼす訳であり、ＧａＡｓ結晶表向層原子のダング
リングボンドの大半がＨ原子と結合して行く。
これは前述したＳｉ原子のダングリングボンドがＳ ｉ
Ｏ２膜中のＯ原子と結合するのと等価である。
Ｏ２膜中のＯ原子と結合するのと等価である。
本発明はＧａＡｓ 、ＩｎＰ 、ＧａＳｂ等のｍ−ｖ族
化合物半導体上の絶縁膜形成に極めて有効な手法である
。
化合物半導体上の絶縁膜形成に極めて有効な手法である
。
たとえば、本発明の方法により作製したＡｌ電極を５ｉ
ｎ２膜上に設けたＡｌ−８ｌＯ□−ｐＧａＡｓＭＯ８の
Ｃ−Ｖ特性を第２図に示す。
ｎ２膜上に設けたＡｌ−８ｌＯ□−ｐＧａＡｓＭＯ８の
Ｃ−Ｖ特性を第２図に示す。
図において、実線は上記混合ガスの混合比Ｘを０．８と
した本発明の場合、点線は比較のために示した従来法（
ＸＯ）の場合を示す。
した本発明の場合、点線は比較のために示した従来法（
ＸＯ）の場合を示す。
同図から、本発明によればヒスプリシスが著しく減少す
ることがわかる。
ることがわかる。
また、反転層ができることも確認された。
さらに、第３図に示すドレイン、ソース領域を設けたｎ
−チャンネルＭＯ８ｌ−ランリスタを実現することがで
きる。
−チャンネルＭＯ８ｌ−ランリスタを実現することがで
きる。
図において、１はｐ−ＩｎＰ基板２はソース領域、３は
ドレイン領域、４は本発明により作製したゲート酸化膜
、５はゲートである。
ドレイン領域、４は本発明により作製したゲート酸化膜
、５はゲートである。
以上説明したように、本発明によれば、良質な電気等性
をもった■−ｖ族化合物゛１″−導体一酸化膜界面が得
られることは明らかである。
をもった■−ｖ族化合物゛１″−導体一酸化膜界面が得
られることは明らかである。
第１図はＡｒとＨ２の混合ガス雰囲気中でスパッタエッ
チしたｐ−ＧａＡｓ結晶の表向をクリプトンレーザで励
起して得られた波長８５００Ａのフォトルミネセンス（
ｉ） Ｌ ）強度とガス混合比Ｘの関係を示す図、第２
図は本発明の方法により作製したｋｌ電極を５１０２膜
上に設けたＡｌ−Ａｌ−８ｉ０２−ｐＧａＡｓのＣ−Ｖ
特性を示す図、第３図は本発明により作製し得るＩｎＰ
からなるｎ−チャネルＭＯＳトランジスタの断面図であ
る。 第３図において、１・・・・・・ｐ−ＴｎＰ基板、２・
・・・・・ソース領域、３・・・・・・ドレイン領域、
４・・・・・・本発明の方法により作製したゲート酸化
膜、５・・・・・・ゲー ト。
チしたｐ−ＧａＡｓ結晶の表向をクリプトンレーザで励
起して得られた波長８５００Ａのフォトルミネセンス（
ｉ） Ｌ ）強度とガス混合比Ｘの関係を示す図、第２
図は本発明の方法により作製したｋｌ電極を５１０２膜
上に設けたＡｌ−Ａｌ−８ｉ０２−ｐＧａＡｓのＣ−Ｖ
特性を示す図、第３図は本発明により作製し得るＩｎＰ
からなるｎ−チャネルＭＯＳトランジスタの断面図であ
る。 第３図において、１・・・・・・ｐ−ＴｎＰ基板、２・
・・・・・ソース領域、３・・・・・・ドレイン領域、
４・・・・・・本発明の方法により作製したゲート酸化
膜、５・・・・・・ゲー ト。
Claims (1)
- １ （１−ｘ ）Ａｒ＋ｘＨ２（ここで、Ｘは体積比
で０．３≦Ｘ≧０，９）からなる混合ガス雰囲気中で■
〜■族化合物半導体試料（以下、試料と略す）の表面を
スパッタエツチングする第１の工程と引き続き、同一雰
囲気中で試料を３００’″Ｃ〜５００ ’Ｃの温変範囲
で刃口熱処理する第２の工程と、さらに引き続き、同一
雰囲気中で試料面−Ｌに絶縁膜をスパッタ法により形成
する第３の工程からなることを特徴とする［−Ｖ族化合
物半導体上の絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54024526A JPS5845174B2 (ja) | 1979-03-05 | 1979-03-05 | ３↓−５族化合物半導体上の絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54024526A JPS5845174B2 (ja) | 1979-03-05 | 1979-03-05 | ３↓−５族化合物半導体上の絶縁膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55117241A JPS55117241A (en) | 1980-09-09 |
| JPS5845174B2 true JPS5845174B2 (ja) | 1983-10-07 |
Family
ID=12140590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54024526A Expired JPS5845174B2 (ja) | 1979-03-05 | 1979-03-05 | ３↓−５族化合物半導体上の絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845174B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4361461A (en) * | 1981-03-13 | 1982-11-30 | Bell Telephone Laboratories, Incorporated | Hydrogen etching of semiconductors and oxides |
| JPS59220927A (ja) * | 1983-05-31 | 1984-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2003086569A (ja) | 2001-09-12 | 2003-03-20 | Tokyo Electron Ltd | プラズマ処理方法 |
-
1979
- 1979-03-05 JP JP54024526A patent/JPS5845174B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55117241A (en) | 1980-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| US6255149B1 (en) | Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate | |
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| EP0553774A1 (en) | Semiconductor device and method for producing the same | |
| CN101978503B (zh) | 半导体基板、半导体基板的制造方法及半导体装置 | |
| US6740941B2 (en) | Semiconductor device including a gate insulating film made of high-dielectric-constant material | |
| KR20030026969A (ko) | 단결정 웨이퍼와 태양전지 셀 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| WO1990013912A1 (fr) | Pellicule d'oxyde de silicium et semi-conducteur pourvu de cette pellicule | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| CN115332083B (zh) | 一种半导体结构的制备方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JP3173758B2 (ja) | 半導体装置およびその作製方法 | |
| JPS60227416A (ja) | 半導体基板のアニ−ル方法 | |
| EP0023925B1 (en) | Method of producing insulating film for semiconductor surfaces and semiconductor device with such film | |
| JPH0637113A (ja) | 半導体装置の製造方法 | |
| KR100426956B1 (ko) | ＳｉＧｅ 에피층의 산화막 형성방법 | |
| JPH0316215A (ja) | シリコン熱酸化膜の形成方法 | |
| JPS6157714B2 (ja) | ||
| JPH0136971B2 (ja) | ||
| JPS6258529B2 (ja) | ||
| JPH02239666A (ja) | 化合物半導体装置の製造方法 | |
| JPS63198319A (ja) | 単結晶膜の形成方法 | |
| JPH0864826A (ja) | 半導体装置およびその製造方法 |