JPS5846713A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPS5846713A JPS5846713A JP56144857A JP14485781A JPS5846713A JP S5846713 A JPS5846713 A JP S5846713A JP 56144857 A JP56144857 A JP 56144857A JP 14485781 A JP14485781 A JP 14485781A JP S5846713 A JPS5846713 A JP S5846713A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level shift
- shift circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 108010034596 procollagen Type III-N-terminal peptide Proteins 0.000 description 1
- 102220294731 rs181236250 Human genes 0.000 description 1
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーラトランジスタを用いたレベルシフト
回路に関する。
回路に関する。
従来のレベルシフト回路を第１図及第２図に示す、第１
図は、コンブリペア−モストランジスタ（以下０Ｍ０８
）構造を用いたレベルシフト回路である。１０１は入力
端子、１０２は出力端子、１０３はＶＤＤ、１０４はｖ
ｓｓ、１０５はｖｓ８Ｌ、１０６はＰチャネルトランジ
スタ、１０．７は夏チャネルトランジスタである。ｖｓ
ｓｒ、は通常、ＶＳＳより低い電位にバイアスされるゆ
入力端子にＶＤＤが加わると出力端子にはＶＤＤが出力
され、ＶＳＳが加わると出力端子には’ＶＢ８Ｌが出力
される。すなわち負の電位の方向りレベルシフトされる
。この回路の欠点は０ＭＯ８構造のトランジスタの耐圧
が低いので、レベルシフトの電圧を大きくできない。さ
らに、０ＭＯ８構造のレベルシフト回路はモノリシック
で構成されるので、正の電位の方向にレベルシフトする
回路が製造困難である。すなわち第１図のＰチャネルト
ランジスタをＮチャネル、ＮチャネルトランジスタをＰ
チャネルとした構造ができないため、正の電位の方向に
レベルシフトする回路が構成できない欠点がある。
図は、コンブリペア−モストランジスタ（以下０Ｍ０８
）構造を用いたレベルシフト回路である。１０１は入力
端子、１０２は出力端子、１０３はＶＤＤ、１０４はｖ
ｓｓ、１０５はｖｓ８Ｌ、１０６はＰチャネルトランジ
スタ、１０．７は夏チャネルトランジスタである。ｖｓ
ｓｒ、は通常、ＶＳＳより低い電位にバイアスされるゆ
入力端子にＶＤＤが加わると出力端子にはＶＤＤが出力
され、ＶＳＳが加わると出力端子には’ＶＢ８Ｌが出力
される。すなわち負の電位の方向りレベルシフトされる
。この回路の欠点は０ＭＯ８構造のトランジスタの耐圧
が低いので、レベルシフトの電圧を大きくできない。さ
らに、０ＭＯ８構造のレベルシフト回路はモノリシック
で構成されるので、正の電位の方向にレベルシフトする
回路が製造困難である。すなわち第１図のＰチャネルト
ランジスタをＮチャネル、ＮチャネルトランジスタをＰ
チャネルとした構造ができないため、正の電位の方向に
レベルシフトする回路が構成できない欠点がある。
第２図はバ・イボーラトランジスタを用いたレベルシフ
ト回路である。２０１は入力端子、２０２に出力端子、
２０３はＶ Ｄ Ｄ゛、２０４はＶＤＤＨ。
ト回路である。２０１は入力端子、２０２に出力端子、
２０３はＶ Ｄ Ｄ゛、２０４はＶＤＤＨ。
２０５は７８８，２０６はＭＰＮ形ト５＞ジスタ、２０
７は抵抗である。ＶＤ’Ｄ）Ｉは通常ＶＤＤより高い電
位にバイアスされる。入力端子にＶＤＤが加わると出力
端子にＶＤＤＩ！が出力され、ＶＳＳが加わるとｖＳＢ
が出力される。すなわち正の電位の方向にレベルシフト
される。この回路の欠点はバイポーラトランジスタが電
流増幅素子であるために工之ツタ側の電位を容易に変え
ることができず、そのために１とφの両レベルをシフト
することができない欠点がある。
７は抵抗である。ＶＤ’Ｄ）Ｉは通常ＶＤＤより高い電
位にバイアスされる。入力端子にＶＤＤが加わると出力
端子にＶＤＤＩ！が出力され、ＶＳＳが加わるとｖＳＢ
が出力される。すなわち正の電位の方向にレベルシフト
される。この回路の欠点はバイポーラトランジスタが電
流増幅素子であるために工之ツタ側の電位を容易に変え
ることができず、そのために１とφの両レベルをシフト
することができない欠点がある。
本発明はかかる従来のふたつの例の欠点を除央したもの
で、その目的は、１とφの両レベルともレベルシフトす
るレベルシフト回路を、得ること、さらに、レベルシフ
）は正、負それぞれできる回路例を用意すること、さら
に、現在入手可能な、素子で構成できることである。
で、その目的は、１とφの両レベルともレベルシフトす
るレベルシフト回路を、得ること、さらに、レベルシフ
）は正、負それぞれできる回路例を用意すること、さら
に、現在入手可能な、素子で構成できることである。
以下実施例に基づいて本発明の詳細な説明する。
第３図は本発明の実施例である。（ａ）図はＮＰＮ形ト
ランジスタを用いた正方向レベルシフト回路、（１）図
はＰＩＩＰ形トランジスタを用いた負方向レベルシフト
回路である。第３ｖ！Ｊにおいて３０１は入力端子、３
０２は出力端子、５０３−はＶＤＤ、！Ｓ０４はｖ８８
％５０５はＶＤＤＨ１５０６はｖｓＳＨ１゛３０７はＴ
Ｉ）ＩＩＬ、３０８はＶ８８Ｉ、、３０９はダイオード
、３１０はコンデンサ、−５１１はダイオード、５１２
は出力トランジスタ、３１３はバッファトランジスタ、
３１４は抵抗である。
ランジスタを用いた正方向レベルシフト回路、（１）図
はＰＩＩＰ形トランジスタを用いた負方向レベルシフト
回路である。第３ｖ！Ｊにおいて３０１は入力端子、３
０２は出力端子、５０３−はＶＤＤ、！Ｓ０４はｖ８８
％５０５はＶＤＤＨ１５０６はｖｓＳＨ１゛３０７はＴ
Ｉ）ＩＩＬ、３０８はＶ８８Ｉ、、３０９はダイオード
、３１０はコンデンサ、−５１１はダイオード、５１２
は出力トランジスタ、３１３はバッファトランジスタ、
３１４は抵抗である。
３１５は電源１．３１６は電源２．３１７は電源３であ
る。
る。
以下実施例について説明する。（かっこ内は（ｊ）図の
場合） 入力端子に入力されたパルス信号は３１３のバッファト
ランジスタで増幅される。このときのレベルは’ＶＤＩ
Ｉとｖｓｓ間にある。ｖｂｎａ（ｖｎｎｚ）は通常ｖＤ
Ｄより高い（低い）電位にバイアスされる。ｖｓｓａ（
ｖｇｓＴＪ）は通常ｖｓｓより高い（低い）電位にバイ
アスされる。入力端子にＶＳＳが加わると出力端子にｖ
ｎｎａ（ｖｎＤＩＩ）が出力される。入力端子にＶＤＤ
が加わると出力端子にｖｓｓｍ（ｖｓｓｂ）が出方され
る。
場合） 入力端子に入力されたパルス信号は３１３のバッファト
ランジスタで増幅される。このときのレベルは’ＶＤＩ
Ｉとｖｓｓ間にある。ｖｂｎａ（ｖｎｎｚ）は通常ｖＤ
Ｄより高い（低い）電位にバイアスされる。ｖｓｓａ（
ｖｇｓＴＪ）は通常ｖｓｓより高い（低い）電位にバイ
アスされる。入力端子にＶＳＳが加わると出力端子にｖ
ｎｎａ（ｖｎＤＩＩ）が出力される。入力端子にＶＤＤ
が加わると出力端子にｖｓｓｍ（ｖｓｓｂ）が出方され
る。
以上のように本実施例によれば、ｖｎｎ−ｖｓｓ間（Ｄ
パルス信号が、ｖｓｓａ−、ｖｎｎｕ（ｖｓｓＩ＋−ｖ
ｎｎｂ）間のインバートしてレベルシフトした信号に変
換される。５０９のダイオードは出力トランジスタのコ
レクタ側からの逆流電流を防止するものである。５１ｏ
のコンデンサは３０９のダイオードのスイッチング特性
を補なうスピードアップコンデンサである。３１１のダ
イオードは出力トランジスタがオフするときのノイズを
クランプするものである。
パルス信号が、ｖｓｓａ−、ｖｎｎｕ（ｖｓｓＩ＋−ｖ
ｎｎｂ）間のインバートしてレベルシフトした信号に変
換される。５０９のダイオードは出力トランジスタのコ
レクタ側からの逆流電流を防止するものである。５１ｏ
のコンデンサは３０９のダイオードのスイッチング特性
を補なうスピードアップコンデンサである。３１１のダ
イオードは出力トランジスタがオフするときのノイズを
クランプするものである。
以上のように本発明によれば、１とφの両レベルとも容
易にシフトできる回路が得られる。レベルシフトはＰｘ
ｐ形、ＭＸ’Ｈ形のトランジスタを用いて、正、負の両
方ともできる０品種傘富なバイポーラトランジスタを用
いているので、高耐圧あるいはいろいろな特性を出すこ
とができる。最終のバッファトランジスタは高耐圧が必
要であるが約ｖｓｓｉ−ｖｓｓ（ｖｎｎ−ｖｎＤＬ）間
の耐圧があれば良いので、少し、でも低い耐圧のものも
使用可能である０本発明は以上のような効果を有するも
のである。
易にシフトできる回路が得られる。レベルシフトはＰｘ
ｐ形、ＭＸ’Ｈ形のトランジスタを用いて、正、負の両
方ともできる０品種傘富なバイポーラトランジスタを用
いているので、高耐圧あるいはいろいろな特性を出すこ
とができる。最終のバッファトランジスタは高耐圧が必
要であるが約ｖｓｓｉ−ｖｓｓ（ｖｎｎ−ｖｎＤＬ）間
の耐圧があれば良いので、少し、でも低い耐圧のものも
使用可能である０本発明は以上のような効果を有するも
のである。
１１１［は（：Ｊ Ｍ ＯＢ＄１１造を用いたレベ／ｋ
シフト回路、第２図はバイポーラトランジスタを用い
たレベルシフト回路、第３図は本発明の実施例であり、
（ａ）はＮＰＮ形トランジスタを用いたレベルシフト回
路、（６）はＰＩＰ形トランジスタを用いたレベルシフ
ト回路である。 １０１は入力端子、１０２は出力端子、１０３は’ＶＩ
）Ｄ、１０４は７１９１９，１０５はＶＢＢＩｌ、１０
６はＰチャネルトランジスタ、１０７は舅チャネルトラ
ンジスタ、２０１は入力端子、２０２は出力端子、２０
３は’ＶＤＩ）、２０４はＶＤＤｌｌ。 ２０５は’Ｖ８Ｓ、２０６はｌｌＰｍ１形トランジスタ
、２０７は抵抗、３０１は入力端子、３０２は出力端子
、３０３は’ＶＤＤ、３０４はＶＢ８．３０５はＶＢＢ
Ｉｌ、５０７はダイオード、３１０はコンデンサ、３１
１はダイオー−ド、３１２は出力トランジスタ、３１３
はバッファトランジスタ、３１４は抵抗である。ｊｌ
５は電源１．３１６は電源２．５１７は電源３である。 以上
シフト回路、第２図はバイポーラトランジスタを用い
たレベルシフト回路、第３図は本発明の実施例であり、
（ａ）はＮＰＮ形トランジスタを用いたレベルシフト回
路、（６）はＰＩＰ形トランジスタを用いたレベルシフ
ト回路である。 １０１は入力端子、１０２は出力端子、１０３は’ＶＩ
）Ｄ、１０４は７１９１９，１０５はＶＢＢＩｌ、１０
６はＰチャネルトランジスタ、１０７は舅チャネルトラ
ンジスタ、２０１は入力端子、２０２は出力端子、２０
３は’ＶＤＩ）、２０４はＶＤＤｌｌ。 ２０５は’Ｖ８Ｓ、２０６はｌｌＰｍ１形トランジスタ
、２０７は抵抗、３０１は入力端子、３０２は出力端子
、３０３は’ＶＤＤ、３０４はＶＢ８．３０５はＶＢＢ
Ｉｌ、５０７はダイオード、３１０はコンデンサ、３１
１はダイオー−ド、３１２は出力トランジスタ、３１３
はバッファトランジスタ、３１４は抵抗である。ｊｌ
５は電源１．３１６は電源２．５１７は電源３である。 以上
Claims (1)
- 【特許請求の範囲】 （１）バイポーラトランジスタにより、１とφの両輪環
レベル共シフトすることを特徴とするレベルシフト回路
。 、（２）最終段のバッファトランジスタのエミッタはシ
フト前の電源１、同じくコレクタは抵抗をかいしてシフ
ト後の電源２につながれかつ出方トランジスタのエミッ
タはシフト後の電源５、同じくペースハバッ７アトラン
ジスタのコレクタ、同じくコレクタは抵抗をかいしてシ
フト後の電源２に接続されたことを特徴とする特許請求
の範囲第１項記載のレベルシフト回路。 （３）最終段のバッファトランジスタのコレクタと出力
トランジスタのペースの接続はダイオードとコンデン夛
の並列回路をかいすることを特徴とする特許請求の範囲
第１項記載のレベルシフト回路・ （４） 出力トランジスタのコレクタ、エミツータ間
に通常、逆バイアスとなるようにダイオードを並列接続
したことを特徴とする特許請求の範囲第１項記戦のレベ
ルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144857A JPS5846713A (ja) | 1981-09-14 | 1981-09-14 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144857A JPS5846713A (ja) | 1981-09-14 | 1981-09-14 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846713A true JPS5846713A (ja) | 1983-03-18 |
Family
ID=15372017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144857A Pending JPS5846713A (ja) | 1981-09-14 | 1981-09-14 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613523A (ja) * | 1984-06-08 | 1986-01-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ論理回路 |
| JP2008068898A (ja) * | 2006-09-14 | 2008-03-27 | Toyo Seikan Kaisha Ltd | プラスチックボトル |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4715215U (ja) * | 1971-03-22 | 1972-10-23 | ||
| JPS5512532U (ja) * | 1978-07-12 | 1980-01-26 | ||
| JPS5527760A (en) * | 1978-08-21 | 1980-02-28 | Hitachi Ltd | Mosfet driving circuit |
-
1981
- 1981-09-14 JP JP56144857A patent/JPS5846713A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4715215U (ja) * | 1971-03-22 | 1972-10-23 | ||
| JPS5512532U (ja) * | 1978-07-12 | 1980-01-26 | ||
| JPS5527760A (en) * | 1978-08-21 | 1980-02-28 | Hitachi Ltd | Mosfet driving circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613523A (ja) * | 1984-06-08 | 1986-01-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ論理回路 |
| JP2008068898A (ja) * | 2006-09-14 | 2008-03-27 | Toyo Seikan Kaisha Ltd | プラスチックボトル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120427A (ja) | エミツタ接続された論理ゲート回路 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JP3003625B2 (ja) | Ｃｍｌｃｍｏｓ変換回路 | |
| JPH0220017B2 (ja) | ||
| US5371421A (en) | Low power BiMOS amplifier and ECL-CMOS level converter | |
| US5132640A (en) | Differential current amplifier circuit | |
| JPS5846713A (ja) | レベルシフト回路 | |
| JP3082336B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH01129610A (ja) | Ｃｍｏｓ装置用入力回路 | |
| JPH01149520A (ja) | 半導体集積回路装置 | |
| JP2763794B2 (ja) | 信号レベル変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0328581Y2 (ja) | ||
| JPS60233930A (ja) | 半導体集積回路装置 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPS6315519A (ja) | インタ−フエイス回路 | |
| JPS60152123A (ja) | レベル変換回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS5923653B2 (ja) | インバ−タ回路 | |
| JPH02150121A (ja) | レベル変換回路 | |
| JPS60230712A (ja) | 半導体集積回路装置 | |
| JPS60187131A (ja) | 論理回路 | |
| JPH05218817A (ja) | コンパレータ回路 |