JPS5847037B2 - 計時情報表示方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、計時機能を有しマイクロ命令１こより動作制
御される小型電子式計算機の計時情報表示方式に関する
。

近年、マイクロ命令により動作制御される計時機能を有
する小型電子式計算機が開発され実用化されでいる。

一般１こ、小型電子式計算機の動作を制御するマイクロ
命令は、キー人力即ちいずれかのキーが操作された際分
岐して所定の処理を実行し、それ以後上記操作されたキ
ーの抑圧が解除されるまでは次のキー人力及びその他の
処理を停止して同一キーが複数回入力されるのを防いで
いる。

しかしながら、計時機能を有する小型電子式計算機では
、例えば計時内容を特定キーを押圧し続けている間表示
させる場合があり、この場合上記した如くの制御方式で
は、計時内容（こ変更があった際、つまり上記特定キー
の押圧操作が計時内容の変更の前後１こ亘って行なわれ
た場合、たとえ計時内容に変更があったとしでも、その
表示内容は変更前のものであり、オペレータは誤まった
内容を得るものであった。

本発明は上記事情１こ鑑みて成されたもので、マイクロ
命令による一連の処理動作の特定ステップで、キー人力
及び計時動作への移行を制御ｒる制御信号をマイクロ命
令を記憶しでいる制御部１こ送出して分岐されることに
より、特定キーの抑圧操作が計時内容の変更の前後）こ
亘って行なわれた場合でも常に更新された計時内容を表
示するよう１こした計時情報表示方式を提供することを
目的とする。

以下第１図乃至第４図を参照しながら本発明の一実施例
を説明する。

第１図は、本実施例の全体回路を示すもので、図中１は
演算機能等１こ使用されるテンキー、ファンクションキ
ー及び日付情報を表示される日付キーｊ−Ｄ、Ｊ等が配
設されているキー人力部である。

このキー人力部１は、これ等各キーが例えばマトリクス
状に配設されているもので、そのコモン出力（複数のキ
ー操作出力がこのコモン出力に出力される）はキー人力
バッファ２１こ送出される。

キー人力バッファ２は、キー人力部１のコモン出力を一
時記憶するもので、その出力はデータバスラインａを介
しで出力され、オア回路３及びアンド回路４１こ印加さ
れる。

一方、５は例えば水晶振動子等を用いた基本周波数発振
回路であり、計時の為の基本周波数を得る。

この基本周波数発振回路５の出力は、上記基本周波数を
１／２ｎに分周する分周回路６１こ入力され、この分周
回路６からは例えば１秒信号が得られる。

この分周回路６から得られた１秒信号は、その立上り］
こ同期したトリガパルスを発生させるワンショット回路
７を介してＲ−Ｓフリップフロップ８のセット端子Ｓに
印加される。

しかしで、上記オア回路３及びＲ−Ｓフリップフロップ
８のＱ側（セット側）出力は夫々アンド回路９，１０の
一方の入力端］こ印加され、このアンド回路９゜１０の
出力は各種マイクロ命令を記憶しているＲＯＭ（リード
オンリメモリ）１１のアドレスを指定するアドレス部１
２１こ送出される。

上記ＲＯＭ１１は、上述した如く各種のマイクロ命令が
予め格納され記憶しているもので、アドレス系パスライ
ンｂを介して例えばＲＡＭ等の半導体記憶素子で構成さ
れる記憶部１３のアドレスを指定するアドレス信号〔Ａ
ＤＤ〕、コントロール系パスラインＣを介して各回路の
動作を指定するオペレーション信号〔ＯＰ〕、データ系
パスラインｄを介して数値等のコード信号（ＣＯＤＥ）
及びパスラインｅを介して自己の次アドレスを指定する
次アドレス（ＮＡ）を夫々出力し、次アドレス（ＮＡ）
は上記アドレス部１２１こ印加される。

また、記憶部１３はｘ、ｙ、ｚのアキュムレータ及び表
示レジスタ並びにＡ、Ｈの計時レジスタ及び日数レジス
タ等の各種レジスタを有しており、アドレス系パスライ
ンｂを介して印加されるアドレス信号〔ＡＤＤ〕に指定
されたレジスタの内容が上記パスラインｄ及びアンド回
路４の出力が合流されるパスラインｆ１こ出力され、演
算部１４に入力される。

演算部１４はこのパスラインｆを介して入力されるデー
タ（こ基づき、演算機能の実行時には各種演算を、また
計時機能の実行時には計時レジスタＡあるいは日数レジ
スタＢ＃こ「＋１」等計時動作］こ必要な演算を種々実
行するもので、その出力（演算結果）はパスラインｇを
介して出力される。

このパスラインｇは記憶部１３、表示処理回路１５及び
オア回路１６１こ夫々接続され、演算部１４の出力は、
記憶部１３に対する演算結果（置数等の入力も含む）の
書き込み、表示処理回路１５１こ対する表示データの送
出及びオア回路１６へ判断用信号として送出される。

このオア回路１６は例えば演算回路１４１こ於て判断の
為の演算を行なわせた際、その結果１こ数値データが残
っているか否かを検出するもので、その出力は判断用ラ
ッチ回路１７のデータ側ラッチ回路１７ａに送出される
。

また、演算部１４から出力されるキャリー／ボローは判
断用ラッチ回路１７のキャリー／ボロー側ラッチ回路１
７ｂに送出され、夫々のラッチ回路１７ａ、１７ｂの出
力はアドレス部１２ヘアドレス分岐用信号として送出さ
れる。

方、コントロール系パスラインＣを介して出力されたオ
ペレーション信号（ＯＰ）はオペレーションデコーダ１
８］こ印加され、このオペレーションデコーダ１８１こ
於て種々の制御は号１こデコードされて信号線０１〜０
４及び０５〜Ｏｎを介して出力される。

この等信号線０１〜Ｏｎを介して出力される制御１信号
のうち、信号線０１を介しで出力される制御信号はアン
ド回路９，１０の開閉制御信号としで、信号線０２を介
して出力される制御信号はＲ−Ｓフリップフロップ８の
リセット端子１Ｒにリセット信号として、信号線０３を
介して出力される制御１信号はキー人力バッファ２の出
力を記憶部１３へ転送することを制御するアンド回路４
１こ開閉制御信号として、更に信号線０４を介して出力
される制御信号は記憶部１３に対してリード／ライト（
Ｒ／Ｗ）信号として夫々印加され、その他信号線Ｏ７〜
Ｏｎを介して出力される制御信号も特に図示してはいな
いが種々の回路］こ送出されている。

また、上記表示処理回路１５は、パスラインｇを介して
入力された表示データを表示セグメントに合わせて変換
処理して出力し、その出力は表示バッファ１９１こ格納
される。

この表示バッファ１９に格納された表示データは例えば
液晶等より成る表示装置２０に送出され表示される。

次１こ、第２図を参照しながら、オア回路３及びＲ−Ｓ
フリップフロップ８の出力］こよりアドレス部１２でア
ドレス分岐が行なわれる構成につき説明する。

即ち、アドレス部１２はアドレスレジスタ１２１、オア
回路１２２，１２３及びアドレスデコーダ等で構成され
て居り、パスラインａに出力されたキー人力バッファ２
の出力はオア回路３、アンド回路９を介してＲＯＭ１１
より出力される自己の次アドレス（ＮＡ）のラインＮＡ
２１こ出力されるアドレス信号と共１こオア回路１２２
に印加され、このオア回路１２２の出力はアドレスレジ
スタ１２１の第２ビツト目１２１ｂ＋こ入力される。

また、Ｒ−Ｓフリップフロップ８のＱ側出力はアンド回
路１０を介してＲＯＭ１１より出力される自己の次アド
レス（ＮＡ）のラインＮＡ１に出力されるアドレス信号
と共１こオア回路１２３に印加され、このオア回路１２
３の出力はアドレスレジスタ１２１の第１ビツト目１２
１ａｌこ入力される。

なお、ＲＯＭ１１から出力される自己の次アドレス（Ｎ
Ａ）の他の出力、即ちラインＮＡ３〜ＮＡｍを介して出
力されるアドレス信号は判断用ラッチ回路１７ ａ ｔ
１７ ｂの出力が上記同様オア回路（図示せず）を介
して入力される以外は直接アドレスレジスタ１２１０〜
１２１ｍに人力されている。

しかして、このアドレスレジスタ１２１ａ〜１２１ｍの
出力は直接及びインバータ１２４ａ〜１２４ｍを介して
アドレスデコーダ１こ送出される。

一方、アンド回路９及び１０が開成しキー操作出力及び
１秒信号をアドレス部１２１こ入力させる条件は、コン
トロール系パスラインＣを介して出力されるオペレーシ
ョン信号（ＯＰ）を５ビツトとした本実施例の場合、例
えばその出力０Ｐ１−ＯＰ５がｒｌｌｏｘｘ−Ｊの条件
を満たす時、即ち上位３ビツトが「１１０」の場合であ
り、後述する各ステップＳ１ ｔ ８１５ｔこ於いては
夫々ｒｌｌｏｏ１ｊ及びｒ １１０ＩＯＪのオペレーシ
ョン信号（ＯＰ）が出力される。

しかして、このオペレーション信号（ＯＰ）はオペレー
ションデコーダ１８１こ送出され、このオペレーション
デコーダ１８で直接及びインバータ１８１ａ〜１８１ｅ
を介した信号１こより所望の論理回路を形成して出力さ
れるものであり、アンド回路ｓ、１ｏ＋と送出される信
号線０１は〔ＯＰｌ・ＯＰ２・ＯＰ３〕の論理条件が満
たされた時のみ出力する様構成されている。

次ｌこ以上の如く構成された本実施例の動作１こついて
第３図のフローチャート、第４図の各レジスタ及び各フ
ラッグの状態図を参照しながら説明する。

なお、本実施例の場合各レジスタＸ、Ｙ、Ｚ及びＡ、Ｂ
は８桁構成とし、使用されるフラッグはＸＦ、ＹＦ及び
モードの３種類とする。

また、説明の匣宜上計時しジスクＡの内容はｒ８６３９
７ｊ（秒）、日数レジスタＢの内容はｊ−７２２１２７
Ｊ（日）とし表示レジスタＺには上記計時レジスタＡの
内容「８６３９７」（秒）に対応する時刻午後１１時５
９分５７秒が表示形態１Ｔｌｌ−５９−５’Ｉ ｊと格
納され、更１こ各フラッグＸＦ、ＹＦは夫々ｊ−０，Ｏ
Ｊとなっている状態つまり第４図Ａ］こ示す状態とする
。

しかして、本実施例ではキー人力、１秒信号が出力して
いす、また演算も行なわれていない場合同一ステップで
待機するｒＨＡＬＴ、Ｊ第３図のステップＳ１が設けら
れており、このステップＳ１の「ＨＡＬＴｌではオペレ
ーション信号（ＯＰ）が第２図１こ示す如（ｒｌｌｏｏ
ｊＪとなっている。

この状態で、例えば分周回路６から１秒信号が出力する
と、この１秒信号がワンショット回路７を介してＲ−Ｓ
フリップフロップ８のセット端子に印加され、このＲ−
Ｓフリップフロップ８をセットする。

ステップＳ１のｒＨＡＬＴｊ状態では上記した如（ｒｌ
ｌｏｏｌＪのオペレーション信号〔ＯＰ〕が印加されて
いること１こよりオペレーションデコーダ１８からは信
号線０，１こ１″が出力されアンド回路９，１１に印加
されている。

従がって、Ｒ−Ｓフリップフロップ８のＱ側出力１１１
９＋がアンド回路１０及びオア回路１２３を介してアド
レスレジスタ１２１ａｆこ印加される。

アドレス部１２はアドレスレジスタ１２１ａがセットさ
れること１こよりアドレス変更され、第３図に示すジャ
ンプＢを行ってステップＳ２１こ進む。

このステップＳ２では、上記ジャンプ１こよりすで１こ
１秒信号が出力されたことが検出されたので、Ｒ−Ｓフ
リップフロップ８をリセットする様なオペレーション信
号が出力され、オペレーションデコーダ１８からは信号
線０２１こ信号ｔｌ １９１が出力される。

従がってＲ−Ｓフリップフロップ８はリセットされ、次
にステップＳ３に進む。

このステップＳ３は計時レジスタＡに「＋１」するもの
で、ＲＯＭ１１からはアドレス系パスラインｂを介して
計時レジスタＡを指定するアドレス信号（ＡＤＤ）が、
コントロール系パスラインＣを介して「コード加算−１
命令が、データ系パスラインｄからはコード「１、」が
夫々出力され、また、パスラインｅを介して次アドレス
（処理Ｓ４のアドレス）（ＮＡ）が出力されて居り、記
憶部１３から出力される計時レジスタＡの内容ｒ ８６
３９７ 、Ｊとデータ系パスラインｄを介して出力され
るコード「１」が演算部１４１こ入力する。

しかして、演算部１４では、オペレーションデコーダ１
８から出力される「コード加算１の制御信号によりｒ８
６３９７＋１ｊの演算を実行しその結果をパスラインｇ
を介して出力し記憶部１３の計時レジスタＡに書き込む
。

このステップＳ３を終了すると、アドレス部１２では次
アドレス（ＮＡ）ｌこ従ってＲＯＭ１１のアドレスを指
定し処理Ｓ４に進む。

この処理Ｓ４は、計時レジスタＡの内容が「８６４００
Ｊ（秒）１こなったか否かを判断するものである。

なお、この８６４００秒は３６００Ｘ２４即ち１日の秒
の値である。

この判断動作は、まず、データ系パスラインｂを介して
ＲＯＭ１１より８，６，４，０゜０のコードが出力され
、この各コードが演算部１４を介して記憶部１３（こ送
出される。

記憶部１３は、この各コードを所定のレジスタ、例えば
アキュムレータレジスタＸの内容から計時レジスタＡの
内容を減算したとすると（但しこの時計時レジスタの内
容は破壊されない）演算部１４の出力にはまだデータが
残って居り、このデータがオア回路１６を介して判断用
ラッチ回路１７ａ１こ印加され、このラッチ回路１７ａ
のみをセットする。

しかして判断用ラッチ回路１７の１７ｂ及び１７ａの出
力は夫々（Ｏｔｌ）となり、この結果がアドレス部１２
に送出されること１こよりアドレス変更されて次１こス
テップＳ５に進む。

このステップＳ５は、計時レジスタＡあるいは日数レジ
スタＢの内容を表示するか否か、即ち演算機能に設定さ
れているのか計時機能に設定されているのかを判断する
もので、このモードの設定は例えばモードスイッチ、あ
るいはキー人力部１の所定キーの操作１こより行なわれ
るものである。

今は、第４図Ａにも示したように計時レジスタＡの内容
を表示しているので、このステップＳ５の判断結果は「
計時機能、」となり、次にステップＳ６に進む。

なお、ステップＳ５の判断は、記憶部１３の所定領域に
記憶されているモードフラッグを上記処理Ｓ４を略同様
］こ演算部１４に入力させると共にデータ系パスライン
ｄを介して判断用コードを演算部１４に入力させ、これ
等を減算した結果のデータ及びボローの状態を判断用ラ
ッチ回路１７に書き込み、この判断用ラッチ回路１７の
出力をアドレス部１２に送出することにより行う。

しかして、ステップＳ６ではフラッグＸＦの内容の判断
が上記ステップＳ、同様に行なわれ、時刻あるいは日付
の表示が選択される。

今、フラップＸＦＩこは「０」が記憶されているので、
このステップＳ６での判断結果はｒＹＥｓＪとなり次に
処理Ｓ７１こ進む。

この処理Ｓ７は、計時レジスタＡの内容を時、分、秒の
表示形態に変換し表示レジスタＺに格納する処理を行う
もので、具体的１こは計時レジスタＡの内容を３６００
で除してその商（時）及び余りを求め、この余りを更に
６０で除して商（分）及び余り秒を求める演算が一連の
マイクロ命４−１こより制御されて行なわれる。

従って、表示レジスタＺ１こは午後１１時５９分５８秒
１こ対応する表示形態ｒ１１５９−５８ｊが格納される
。

この時の各レジスタＡ、Ｂ、Ｚ及び各フラッグＸＦ 、
ＹＦの状態は第４図Ｂ１こ示す如くである。

この処理Ｓ７を終了すると次１こステップＳ８に進み、
表示レジスタＺの内容が演算部１４を介して表示処理回
路１５（こ入力されこの表示処理回路１５で表示セグメ
ントに対応したデータに変更された後表示バッファ１９
に転送される。

この表示バッファ１９に転送されたデータは表示装置２
０１こ送出され表示される。

しかして、処理はステップＳ９に進みこの計時動作にジ
ャンプして来たステップがどこかを判断する。

即ち、ステップＳ１のｒＨＡＬＴ、Ｊからジャンプして
来た場合には第４図Ｂ１こ示す如くフラッグＹＦは「０
１であり、ステップＳ９の判断結果はｒＮＱｌとなりジ
ャンプＥにより次にステップＳ１に戻ってｒＨＡＬＴｊ
状態となる。

次１こ、この午後１１時５９分５８秒と次の午後１１時
５９分５９秒の間に日付を表示させる圓キーを操作した
場合について説明する。

上記各処理が終了した後はステップＳ、のｒＨＡＬＴ
ｌ状態にあること１こより、オペレーションデコーダ１
８の信号線０１から信号”１″が出力している。

この状態でキー人力部１の回キーが操作されたとすると
、このキー壕作出力はキー人力バッファ２、パスライン
ａ１オア回路３を介してアンド回路９に印加される。

従って、アンド回路９からは”１″が出力され、この出
力はオア回路１２２を介してアドレスレジスタ１２１ｂ
に印加される。

アドレス部１２はこのこと（こよりジャンプＡを実行し
処理ＳｔＯに進む。

この処理Ｓ１ｏはキーサンプリングの処理を行うもので
、この処理（こよって旧キーが操作されたことが検出さ
れる。

この処理ＳｔＯの処理１こよって圓キーが操作されたこ
とが検出されると次にステップ５１１１こ進み上記ステ
ップＳ、と同様にモードフラッグの判断を行う。

今は計時機能１こ設定されていることにより次１こ処理
Ｓ１２に進む。

なお、ステップＳｌｌでモードフラッグの判断を行なっ
たのは、本実施例の場合回キーが計時機能及び演算機能
の相方１こ共用されているからである。

処理Ｓ１□は、日数レジスタＢに西暦元年３月１日を基
準日として、この基準日から何日目かという日数として
記憶されている日数情報ｒ７２２１２７Ｊ（日）を日付
の形態Ｖ７７−０３−２８４（１９７７年３月２８日）
の形態（こ変換するもので、変換された日付情報は表示
レジスタＺに格納され次にステップ５１３１こ進む。

このステップＳ１３は、表示レジスタＺに日付の形態の
情報が格納されたことを示すフラッグＸＦを立てるもの
で、ＲＯＭ１１からデータ系パスラインｄに出力された
コード「１１が演算部１４及びパスラインｇを介して記
憶部１３のフラッグＸＦ領域１こ書き込まれるものであ
る。

このステップＳ１３を終了すると次１こステップＳ１４
に進み表示レジスタＺの内容がステップ８８同様表示バ
ッファ１９に送られ、表示装置２０に於て表示される。

この時の各レジスタＡ、Ｂ、Ｚ及び各フラッグＸＦ、Ｙ
Ｆの内容は第４図Ｃに示す如くである。

このステップ８１４を終了すると、次にステップＳ１５
に進む。

このステップＳ１５は、上記ステラＳ１からジャンプし
た時と同一のキーが依然として操作され続けているか否
かを判断するもので、操作され続けている時はこのステ
ップＳ１．の実行を繰り返す。

即ち、このステップＳ１５では第２図に示した如くオペ
レーション信号〔ＯＰ〕がｒ １１０１０ ｊとなって
いることにより信号０１が出力し、キー人力部１からの
キー操作出力はキー人力バッファ２、オア回路９及びオ
ア回路１２２を介して常にアドレスレジスタ１２１ｂに
印加されて居り、アドレス部１２はその状態が変化され
ない。

しかして、この時１秒信号が分周回路６から出力しＲ−
Ｓフリップフロップ８がセットされたとすると、そのＱ
側出力”１″がアンド回路１０、オア回路１２３を介し
てアドレスレジスタ１２１ ａｔこ印加されることによ
り、アドレス部１２でアドレスの変更が行なわれステッ
プ８１６に進む。

このステップＳ１６は、上記ステップＳ９の判断により
次に進むべきステップを設定する為のフラッグＹＦを立
てる（「１」にする）もので、その動作はＲＯＭＩ １
からＹＦの領域が指定されること以外上記ステップＳ１
３と同様である。

そして、このステップ８１６を終了するとジャンプＣを
実行して次１こ計時動作フロー即ちステップＳ２に進み
、ステップ及び処理８２〜Ｓ５を上記同様実行しステッ
プ５６１（進む。

今は、第４図Ｃに示したようにフラッグＸＦは「１１と
なっているので、この判断の結果はｒＮｏ ｌとなり、
上記処理Ｓ１□と同様な処理Ｓ１□を実行し、その結果
をステップＳ８で表示バッファ１９に格納しステップＳ
、に進む。

この時の各レジスタＡ、Ｂ、Ｚ及び各フラッグＸＦ。

ＹＦの状態を第４図りに示す。

そして、ステップＳ９の判断結果は上記ステップＳＩ６
でフラッグＹＦに「１」が立てられていたこと（こより
、ｒＹＥｓ、Ｊとなり、ジャンプＤにより再びステップ
Ｓ１５に戻ってキー操作が解除されるかあるいは１秒信
号が出力するまでこのステップＳ１５を実行し続ける。

しかして、再び１秒信号が分周回路６より出力されＲ−
Ｓフリップフロップがセットされると、アドレスレジス
タ１２１ａがセットされ、上記同様ステップＳ１６．Ｓ
２及びＳ３を実行するが、ステップＳ３の実行の結果計
時レジスタＡの内容はｒ ８６４００１となっているこ
と１こより、次の処理Ｓ４の結果ステップ８１８に進む
。

即ち、処理Ｓ４に於てアキュムレータレジスタＸの内容 （８６４００）から計時レジスタＡの内容を減算した結
果はｒ Ｏｌであり、判断用ラッチ回路１７はいずれも
セットされない。

従がって、この判断（こよってアドレス部１２でのアド
レス変更はなくＲＯＭＩ １から出力される次アドレス
（ＮＡ）ｌこ従ったステップＳ１８へ進む。

このステップ８１８は日数レジスタＢにｒ＋１１（７２
２１２７＋１）するもので、その動作は記憶部１３から
日数レジスタＢの内容が出力される以外ステップＳ３と
同様にして行なわれ結果７２２１２８が求められる。

このステップＳ１８を終了すると次にステップ５１９１
こ進み計時レジスタＡの内容をクリアする。

このクリア動作は、例えば演算部１４にて計時レジスタ
Ａの内容（８６４００）から計時レジスタＡの内容を減
じること１こよって結果的にクリアするか、あるいはデ
ータ系パスラインｄにコード「０−」を出力し、これを
計時レジスタＡ（こ書き込むこと１こよって行う。

このステップ８１９を終了すると、次１こステップＳ５
及びＳ、を実行して処理Ｓ１７に進む。

この処理Ｓ１７は上述した如く日数レジスタＢの内容を
日付１こ変換し表示レジスタＺ１こ書込むものであるが
、上記ステップ８１８で日数レジスタＢに「１．１が加
算されて居り、「７２２１２８」が記憶されていること
１こよりこの処理Ｓ１□の結果表示レジスタＺ１こはｒ
７７−０３−２９ ｊが書き込まれる。

この時の各レジスタＡ、Ｂ、Ｚ及び各フラッグＸＦ、Ｙ
Ｆの内容は第４図Ｅに示す如くである。

この処理Ｓ１７が終了すると次１こステップｓ８及びＳ
９を実行し再びステップ５１５１こ戻る。

この時第４図Ｅからもわかるよう１こオペレータは撓キ
ーを操作し続けている１こもかかわらず日付の変更１こ
応じて更新された日付が表示装置２０１こ於て表示され
オペレータは正確な日付情報を得ることが出来る。

しかして、ステップ８１５を実行中１こ圓キーの押圧操
作が解除されると次１こステップ８２ｏｌこ進みフラッ
グＸＦ及びＹＦが上記ステップＳ１９同様の動作１こよ
りクリアされ、次］こ処理Ｓ２１に進む。

この処理Ｓ２１はキーの抑圧が解除された時１こ発生す
るチャタリング１こよる誤入力を防止するもので、キー
の特性１こより得られたチャタリング時間を完全１こ回
避した後ジャンプＥを実行してステップ５１（７）ｊ−
ＨＡＬＴｊｌこ戻る。

そして、このステップＳ。のｒＨＡＩ、Ｔ、Ｊ状態の時
１こ１秒信号があると第４図Ｂで説明したと同様の動作
により計時レジスタＡに対する計時が行なわれ、第４図
Ｆに示す如く表示レジスタＺ１こはｒ ｌ ２−００−
０１ Ｊ （午前１２時１秒）と格納される。

一方、演算機能の使用時１こは、ステップｓ１ の「Ｈ
ＡＬＴ−１状態でキー操作出力がアドレスレジスタ１２
１ｂ＋こ印加されると処理Ｓ１ｏにより押圧操作された
キーが何であるかが検出され、処理Ｓ２□に進んで置数
あるいは演算等の処理が行なわれ、その結果が表示レジ
スタＺに格納される。

この処理Ｓ２□の動作は、通常の小型電子式計算機の動
作と同様であり、本願の要旨とするところではないので
その詳細な説明は省略する。

しかして、この処理Ｓ２２が終了するとステップＳ２２
に進み上述したステップＳ２１と同様の動作１こよりフ
ラッグＸＦをクリアして次にステップ５１４１こ進む。

また、演算機能を遂行している場合は、ステップ８１１
からは処理５２２１こ進み、回キーの演算機能側の機能
が実行され、更１こ、ステップＳ５の判断の結果次にス
テップＳ９１こ進む。

なお、上記実施例ではステップＳ１からのジャンプは、
キー操作出力布あるいは１秒信号有で行っているが、例
えばキー操作出力と１秒信号が同時１こアンド回路９，
１０を通過しアドレス部１２１こ印加された場合は、例
えばステップＳ２から始まる計時動作を実行した後処理
Ｓ１ｏのキーサンプリングを行う等の方法で解決出来る
。

また、上記実施例では■キーを操作し、このキーが操作
されている間日付データが表示される場合について説明
したが、本発明は日付１こ限られることなく例えば特定
キーを操作している間だけ時刻が表示されるような場合
１こも応用出来ることは勿論である。

更１こ、上記実施例では第３図のフローチャートを参照
しながら説明したが、本発明の処理はは第３図１こ示さ
れるもののみに限られることなく他のマイクロ命令］ご
て行うことも可能である。

加えて、上記実施例では１秒信号を得て計時を行う場合
１こつき説明したが、これは１／１０あるいは１／１０
０秒等の種々の計時信号で行うことも可能である。

従って、本発明は上記実施例に限定されるものではなく
、種々変形、応用し得るものである。

以上詳細１こ説明した如く、本発明１こよる計時情報表
示方式では、キー操作出力及び計時信号によりマイクロ
命令のアドレスを分岐させることにより、同一キーが計
時内容の変更の前後１こ亘って押圧操作されていたとし
ても、計時内容の変更１こ従いてその表示内容を更新表
示することが出来、オペレータはいつも正確な計時情報
を得ることができると共に安心して使用し得、更１こ小
型電子式計算機に計時機能を組み込んだとしても簡単な
構成で両機能の制（財）が出来る管種々の利点を有する
。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、第１
図は全体の回路ブロック図、第２図は第１図（こ於る回
路の要部詳細図、第３図は第１図及び第２図の動作を説
明するためのフローチャート、第４図は同動作状態１こ
於るレジスタ及び各フラッグの状態図である。 １・・・・・、・キー人力部、５・・・・・・基本周波
数発振回路、６・・・・・・分周回路、８・・・・・・
Ｒ−Ｓフリップフロップ、９．１０・・・・・・アンド
回路、１１・・・・・・ＲＯＭ、１２・・・・・・アド
レス部、１２１・・・・・・アドレスレジスタ、１３・
・・・・・記憶部、１４・・・・・・演算部、１５・・
・・・・表示処理回路、 １９・・・・・・表示バッファ、 ２０・・・・・・表示 装置。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも計時機能系キーを有するキー人力部と、
   計時機能で計時される計時信号を発生する計時信号発生
   手段と、該計時信号発生手段の出力及び上記キー人力部
   のいずれかのキーが操作された際上記キー人力部から発
   生されるキー操作信号が入力されアドレス分岐するアド
   レス部と、該アドレス部１こよりアドレス指定され、少
   なくとも計時機能を有する論理演算部の動作を制御する
   マイクロ命令を出力するマイクロ命令記憶部と、上記論
   理演算部より出力されるデータを表示する表示部とを具
   備し、上記計時機能系キーの抑圧操作１こよる上記キー
   操作信号が上記論理演算部で計時された計時内容の変更
   の前後１こ亘って継続出力されたとしても上記変更に供
   なう更新データが上記表示部に供給され表示内容が更新
   されることを特徴とする計時情報表示方式。