JPS608470B2

JPS608470B2 - 計時方式

Info

Publication number: JPS608470B2
Application number: JP52044658A
Authority: JP
Inventors: 幹雄柳川
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1977-04-19
Filing date: 1977-04-19
Publication date: 1985-03-02
Also published as: JPS53129688A

Description

【発明の詳細な説明】本発明は、マイクロプログラムにより制御される計時方
式に関する。

従来の電子式時計は「一般に基本周波数で発振する例え
ば水晶発振器等の発振出力を分周して１秒信号を得、こ
れをバィナリーカウンタで順次計数する計時方式が一般
的であった。

しかしながら、このような計時方式では多機能化に供な
い論理回路が極めて複雑なものとなる為、近年、例えば
ＲＯＭ（リードオンリメモリ）等に格納されたマイクロ
プログラムにより制御する方法が開発されている。一方
、近年電子式計算機に計時機能を持たせこの計時機能を
上誌計算機を制御するマイクロプログラムを利用して制
御する方法も種々試みられている。

しかして〜このような計時方式では例えばシフトレジ
スタ等を用いワード単位で動作するものであれば、所定
のワード数を処理する毎に予備的なカゥンタに計数させ
、その結果により正確に計時することが可能であるが、
例えば記憶装置としてＲＡＭ等を用い一つの処理時間が
不定のものである場合には上記シフトレジスタの如くの
計時方式を採用することは処理ステップ数を増大させる
ことになり「結果的にＲＯＭの専有面積が大になる−と
いう欠点がある。

また、処理時間が不定なものに於いては、分周器から基
準計時単位毎に出力されるパルスにより現在実行中の一
連の処理を一時中断し復帰時のアドレスを所定の記憶装
置に格納した後計時の処理を行うという手順を経なけれ
ばならなかった。従がつて、例えば計時機能付計算機で
は演算の処理時間が異なるとか、表示のデューティが桁
毎に変わる等の弊害を生じる濃れがあつた。一方、計時
装置あるいは計時機能付計算機で計時状態を表示してい
る時は実際の時刻と表示時刻が一致しなければならない
が、計時機能付小型電子式計算機を計算機として使用し
、計時時刻は表示されていないとすると、内部での計時
は実際の時刻と必ずしも一致して動作する必要はなく、
計時時刻を表示する時実際の時刻と一致すれば良いもの
である。

‐本発明は上記事情に鑑みて成されたもので「分間器か
ら基準計時単位毎に出力する計時パルスを保持する保持
手段を設け、所定の処理を終了した後に上記保持手段の
出力を検出して計時することにより、上記欠点を解消し
た計時方式を提供することを目的とする。

以下第１図乃至第４図を参照しながら本発明を計時機能
付計算機に応用した場合の一実施例につき説明する。

第１図は本実施例の構成を説明する。為の回路ブロック
図であり、図中１は例えば水晶発振器等の基準信号発振
器である。この基準周波数発振器１の出力は分周器２に
印加され「分周器２は上記基準周波数発振器１の出力を
分周して１秒信号（１秒毎に出力する信号）を出力する
。そして、この亀砂信号はワンショット回路３を介して
択一Ｓフリップフロップ４のセット端子Ｓに印加され、
１秒信号が出力する毎にこのＲ−Ｓフリツプフロツプ４
をセットする。そして、このＲ−Ｓフリップフロツフ。
４のＱ側（セット側）出力はアンド回路５に印加かれて
いる。

一方、６は各回路の動作を制御するマイクロプログラム
を固定的に記憶している記憶部であり〜本実施例ではＲ
ＯＭを使用している。しかして、このＲＯＭ６からは演
算あるいは計時用の種々のデータを記憶しているＲＡＭ
８のアドレスを指定するアドレス信号、各回路の動作を
指定するオペレーション信号、演算あるいは計時に必要
な数値等のコード及び自己の次アドレスを指定する次ア
ドレス信号が夫々複雑ビットより成るバスラインＢ，＆
，＆及びＢ４を介して出力されている。バスラインＢ４
を介して出力される次アドレスは、上記アンド回路５の
出力と共に上記ＲＯＭ６のアドレスを指定するＲＯＭア
ドレス部７に印加され、ＲＯＭ６はこのＲＯＭアドレス
部７から出力されるアドレスに記憶されているマイクロ
プログラムを上記夫々のバスラィンＢ〜Ｂ４を介して出
力する。また、バスラインＢ，を介して与えられたアド
レス信号により指定されたＲＡＭ８内のデータはバスラ
ィンＢ５を介して出力され演算回路９に入力する。

演算回路９はＲＡＭ８から入力したデータあるいはバス
ラィンＢ３を介して入力されたコードにより種々の演算
を実行しその結果をバスラィンＢ６を介してＲＡＭ８、
オア回路１０及び表示バッファ（図示せず）に出力する
。しかして、上記オア回路１０の出力は判断用ラッチ回
路１１のデータ判断用ラッチ１１ａに記憶され、更に演
算回路９からのキャリ−及びボローは判断用ラッチ１１
のキヤリー及びボロー判断用ラツチ１１ｂに記憶される
。これ等判断用ラッチ１１ａ，１１ｂの各出力は所定の
論理回路（図示せず）を介して上記ＲＯＭアドレス部７
に印加され、バスラィン＆を介して与えられる次アドレ
スを変更することによってＲＯＭアドレス部７は次アド
レスとは異なるアドレスを出力する。また、１２はキー
入力部（図示せず）からの入力を一時記憶するバッファ
レジスタで、その出力はバスラィンＢを介してアンド回
路１３に印加され、このアンド回路１３の出力はバスラ
イン馬に合流する。

更に、バスラィンＢはオア回路１４を介してアンド回路
１５にも印加され、このアソド回路１５の出力はＲＯＭ
アドレス部７に印加される。しかして、上記各回路はバ
スラィソ弦を介して出力されるオペレーション信号がオ
ペレーションデコーダ１６によりデコードされ出力され
ることによって制御される。

即ちオペレーションデコーダ１６からは信号線○，を介
して上記Ｒ−Ｓフリップフロップ４のリセット端子Ｒへ
、信号線０２を介して上記アソド回路５及び１５へ、
更に信号線０３を介してアンド回路１３に夫々制御信
号が印加され、ゲート回路の開閉及びフリップフロップ
のりセットが制御されている。なお、オペレーションデ
コーダ１６からは上記各信号線○，〜０３以外にも複数
本の制御用信号線０４〜仇が設けられて居り種々の制御
信号が出力されている。次に第２図のフローチャートを
参照しながら本実施例の全体的な動作について説明する
。今ＲＯＭ６から処理Ａ，に示す如く“ＨＡＬｒ’（待
機状態）の命令が出力していたとするとオペレーション
デコーダ１６からは信号線０２を介して“１”が出力さ
れて居り、アンド回路５及び１５は１秒信号が出力しＲ
−Ｓフリップフロップ４がセットされるかあるいは上記
キー入力部の所定のキーが操作されてバッファレジスタ
１２から出力される時ＲＯＭアドレス部７ではアドレス
変更があり第２図の処理ん，Ａ２あるいはＡ４に進む。
即ち、処理Ａ，の“ＨＡＬＴ”状態の時にァンド回路５
から出力がある時は処理Ａ２の“計時関連演算”、アン
ド回路１５から出力がある時は処理Ａ４の“キーサンプ
リング”、また、アンド回路５及び１５から同時に出力
がある時は処理Ａ３の“計時関連演算”を実行してから
処理んの“キーサンプリング”の夫々を実行する。しか
して、処理Ａ４の“キーサンプリング”を実行すること
により、上記キー入力部で操作されたキーが検出され、
そのキーがテンキーである場合には処理Ａ５の“暦数処
理”のファンクションキーである場合には処理Ｚんの、
“四預り演算等の各種演算”を実行して処理Ａ７に進む
。この処理Ａ７ではＲＡＭ８内の表示レジスタの内容を
表示バッファへ転送し、次に処理Ａ，の“ＨＡＬｒ’に
戻る。一方、処理Ａ２を実行した後は処理Ａ８に進み、
計時内容を表示するか否かを例えばＲＡＭ８内に格納さ
れているフラッグを判断することにより検出し、計時内
容を表示する場合には処理へへ、また表示しない場合に
は処理Ａ，の“ＨＡＬＴ”に戻る。

次に、第３図のフローチャートを参照しながら第２図の
処理ん及びＡ３の“計時関連演算”について更に詳細に
説明する。

即ち、分周器２から１秒信号が出力すると、ワンショッ
ト回路３はその立上り‘こ同期したトリガパルスを出力
しＲ−Ｓフリツプフロツプ４をセットする。

しかして、このＲ−Ｓフリツプフロツプ４のＱ側出力“
１”はアンド回路５に印加され、今は信号０２が“１”
であることによりアンド回路５は“１”を出力しＲＯＭ
アドレス部７にアドレス変更信号を与え、更にアンド回
路１５の出力の有無により処理んあるいはんに進む。そ
して、この処理んあるいはＡ３に進むと第３図のステッ
プＳ，に示す如くオペレーションデコーダ１６の信号線
○，からは“１”が出力しＲ一Ｓフリツプフロツプ４を
リセットし、Ｒ−Ｓフリツプフロップ４が次の１秒信号
を受け付けられる状態にして、次にステップＳ２に進み
計時を行う。なお、ＲＡＭ８は演算レジス夕及び計時レ
ジスタ等より成って居り、本実施例の場合便宜上計時レ
ジスタを「Ａ」、日付レジスタを「Ｂ」、そして表示
レジスタを「Ｃ」と称する。また、この計時レジスタ「
ＡＪ及び日付レジスタ「Ｂ」には夫々秒及び日数の形態
で記憶されている。しかしてステップＳ２では、ＲＯＭ
６よりＲＡＭ８内のレジスタ「Ａ」を指定するアドレス
が出力されレジスタ「Ａ」の内容がＲＡＭ８から演算回
路９に読み出される。この時オペレーションデコーダ１
６からは「加算命令」が出力し、またバスラインＢ３に
はコード「１」が出力されている。従がつて、演算回路
９では「Ａ＋１」の演算が実行され、その結果はバスラ
インＢ６を介して再びＲＡＭ８内に記憶される。しかし
て、この処理が終了するとステップＳ３に進み、レジス
タ「ＡＪの内容が「８６４００」が否かが判断される。
この「８６４０Ｏ」は「２４×３６００」の値であり、
２４進で特作させた場合１日分を計時した否かを判断し
ているものである。この場合は、上記同様バスラィンＢ
を介してＲＡＭ８のレジスタ「Ａ」を指定するアドレス
が出力され、このレジスタ「Ａ」のデータとバスライン
Ｂ３を介して出力されるコード「８６４００」とか演算
回路９で減算されその結果が「０」か否かが判断される
。つまり、演算回路９の出力は１１ａ，１１ｂの２ビッ
トの判断用ランチに入力されて居り、もし上記演算の結
果が「０」であればこのラッチ１１ａ及び１１ｂは「０
，０」を記憶し、不一致の場合は「１，０」あるいは「
１，１」と記憶され、その状態によりＲＯＭアドレス部
７で次に進むべきアドレスが決定される。しかして、上
記減算結果が「０」即ち判断結果が「ＹＥＳ」であった
とすると次にステップＳ４に進み日付を記憶しているレ
ジスタ「Ｂ」に「ＩＪが加算される。この時の動作は上
記「Ａ＋１」と略同様でバスラィンＢを介して与えられ
るアドレスがレジスタ「Ｂ」を指定するようになってい
る。

そして、このステップＳ４が終了するとステップＳ５に
進みレジスタ「ＡＪをクリアする。このクリア動作は例
えばレジスタ「Ａ」に「０」を書き込むかあるいはレジ
スタ「Ａ」の内容からしジスタ「Ａ」の内容を減じる等
の方法によって行う。このステツプミを終了すると処理
Ａ９に進みレジスタ「Ａ」の内容を表示の形態即ち「時
、分、秒」に変換し表示レジスタ「Ｃ」に記憶させる。
また、上記ステップＳ３で「ＮＯ」の判断結果が得られ
た時には次に処理んを実行して終了する。次に、第４図
のタイムチャートを参照しながらＲ−Ｓフリップフロツ
プ４と実際の処理の関係について説明する。

第４‐図Ａは計時内容を表示している場合について示し
たもので、第２図の処理Ａ，，仏，Ａ８及びＡ７を実行
している場合である。即ち「処理Ａ，の“ＨＡＬＴ”状
態にある時分筒器２から１秒信号が第４図ＡのＡ−１に
示す如く出力されると、ワンショツト回路３からはその
立上りに同期して１発のトリガパルスがＡ−２に示す如
く出力されこのトリガパルスがＲ−Ｓフリツプフロップ
４のセット端子Ｓに印加されるこをによりＲ−Ｓフリツ
プフロツプ恥まＡ−３に示すようにＬの時刻にセットさ
れそのＱ側出力がアンド回路５を介してＲＯＭアドレス
部７に印加される。ＲＯＭアドレス部７はこのことによ
り処理Ａ２のヘッドアドレス則ち第３図のステップＳ，
に進むことを指定し〜第３図に示す一連の処理が行なわ
れもＲ−Ｓフリツブフロツプ４はステップＳ，でリセッ
トされる。しかしても時刻らで第３図の一連の処理が終
了し、処理い８及びＡ？を実行して表示バッファには表
示レジスタ「Ｃ」の内容が転送され表示装置（図示せず
）に表示される。以下「Ｒ−Ｓフリツブフロップ４がセ
ットするまでは処理Ａ，の“ＨＡＬｒ’状態が続き、時
刻ら〜ｔ４及び時刻ｔｓ〜もで上記同様の計時動作が行
なわれる。このように「第４図Ａに示した例では１秒信
号が出力するとただちに計時が行なわれ「その計時内容
が表示される。

また、第４図８は計時機能を動作させながら計算機を同
時に使用する場合を示したもので、この場合上記表示装
置には計算機が使用しているデータが表示されているこ
とによりＲ−Ｓフリップフロップ４がセットされても計
算機側の処理を実行中は計時動作を行っていない。

即ち時刻らで第４図ＢのＢ−１に示す如く分鷲器２から
１秒信号が出力しＢ−２に示す如くワンショット回路３
を介したトリガパルスによりＲ−Ｓフリツプフロツブ４
がＢ一３に示す如くセットされたとしても“暦数処理”
つまり第２図処理Ａ５を実行していたとする薄数処理は
途中で中断されることなく実行され、その層数内容が処
理んで表示バッファに転送され、処理Ａ，の“ＨＡＬＴ
”を介してただちに処理んに進んで時刻ｔ８〜ｔ９の間
に計時動作が行なわれる。しかして、今は計算機として
使用している状態である為処理＆の判断の結果処理Ａ，
の“ＨＡＬｒ’に進む。しかして次にいずれかのファン
クションキーが操作されたとすると処理Ａ，の“ＨＡＬ
ｒ’状態から処理Ａ４のキーサンプリングに進み「時亥
此，。〜ｔ，．の間にキーサンプリングが行なわれる。
今、操作されたキーはファンクションキーであったこと
により、次に処理Ａ６に進み所定の演算がｔ，．〜ｔ．
２間に実行される。そして、この実行の途中に出力され
た１秒信号はＲ−Ｓフリップフロップ亀‘こ保持されて
居り、処理Ａ６が終了した後のｔ，２〜ｔ，３の間に計
時動作が行なわれる。従がつて、計算機として使用され
ている時は実際の時刻に対し計時時刻は一致していない
場合があるが、通常の演算処理は長くても略１秒以内で
終了する為カウント誤差を起す通れはない。そして、例
えば時亥比．４で計時の内容を表示させるキーを操作し
たとすると、このキーのサンプリングが時刻ｔ，４〜ｔ
，５との間に行なわれその結果処理んに進んで計時レジ
ス夕、即ちレジスタ「Ａ」の内容を表示レジスタｒＣ」
に転送する動作が時刻ｔ，５〜ｔ，６間に行なわれこの
表示レジス夕「Ｃ」の内容が処理んで表示バッファに送
られて表示される。この時表示の内容はすでに計時が終
了している後なので実際の時刻と一致しているものとな
っている。そして、以後計時内容を表示し続け、る時は
第４図Ａにて説明した通り実際の時刻に対し遅れること
なく計時され、実際の時刻と一致し夕た計時内容が表示
される。なお〜上記実施例では本発明を計時機能付計算
機に応用した場合につき説明したが、本発明はこれに限
られることなくマイクロプログラムにより制御される計
時装置全てに幅広く使用し得るものひであり「特に多機
能を有し処理時間が不定のものには有効である。

また、上記実施例では１秒信号を基準計時単位としたが
、本発明はこれらに限られることをなく１／１筋砂、１
ノ１嶺砂あるいは１／１０の砂等の計時タパルスを基準
計時単位としても良いことは言うまでもない。

また「上記実施例では処理Ａ，の“ＨＡＬＴ”を設けト
この処理Ａ，から計時動作へ進むようにしているが、計
時動作を行うのはこれに限られるこ０となく「要は他の
一連の処理内に割り込むことなく一連の処理Ｘと一連の
処理Ｙの間あるいはキーが押下され続けていることを検
出する処理区内等一連の処理を中断しない所で保持手段
の出力を検出し処理するものであれば良い。

以上詳細に説明した如く本発明の計時方式によれば、基
準計時単位毎に出力する計時パルスを保持することによ
り、たとえ連続した一連の処理の実行中に上記計時パル
スが出力したとしても、上記一運の処理内に割り込ませ
て処理する必要はなく、その制御が極めて容易になりＲ
ＯＭ等のマイクロプログラム記憶装置の専有面積を結果
的に小さくすることが出来ると共に演算の時間が上記計
時パルスの出力の有無により左右されることはなく、更
に計時内容を表示させた場合には実際の時刻とあたかも
一致しているかのように見える等種々の利点を有する。

図面の簡単な説明図面は本発明の一実施例を示すもので
、第１図は全体の回路ブロック図、第２図は全体の動作
を説明する為のフローチャート、第３図は計時動作を説
明する為のフローチャート、第４図は計時動作に供なう
Ｒ−Ｓフリップフロップの動作を説明する為のタイムチ
ャートである。

１・・・…基準周波数発振器、２・…・・分周器、４・
・・・・・Ｒ−Ｓフリツプフロツプ、６・・・・・・Ｒ
ＯＭ、７・・・・・・ＲＯＭアドレス部、８……ＲＡＭ
、９・・・・・・演算回路。

氷２図才３図図六．く工図寸＊ ■ 図寸六

Claims

【特許請求の範囲】

１基準周波数発振器の出力を分周して基準計時単位毎
に出力する計時パルスを発生させ、この計時パルスをマ
イクロプログラムにより制御されて計時する計時装置に
於て、上記計時パルスを保持する保持手段、及び上記マ
イクロプログラムによる一連の処理を終了した際あるい
は一連の処理内に固定的に上記保持手段の保持出力を検
出する検出手段を設け、該検出手段により上記保持手段
が上記計時パルスを保持していることが検出された際に
計時動作を行うようにしたことを特徴とする計時方式。