JPS584821B2 - マイクロ波集積回路用基板 - Google Patents
マイクロ波集積回路用基板Info
- Publication number
- JPS584821B2 JPS584821B2 JP52096165A JP9616577A JPS584821B2 JP S584821 B2 JPS584821 B2 JP S584821B2 JP 52096165 A JP52096165 A JP 52096165A JP 9616577 A JP9616577 A JP 9616577A JP S584821 B2 JPS584821 B2 JP S584821B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- microwave integrated
- metal plate
- integrated circuits
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】
本発明は任意の位置でアース点をとった上気密封止が簡
単なマイクロ波ＩＣ基板に関するものである。
単なマイクロ波ＩＣ基板に関するものである。
従来、マイクロストリップ線路と半導体素子からなるマ
イクロ波ＩＣ回路はアルミナ等の誘電体基板上に構成さ
れるが、回路の構成上、アースをとる必要がしばしば生
ずる。
イクロ波ＩＣ回路はアルミナ等の誘電体基板上に構成さ
れるが、回路の構成上、アースをとる必要がしばしば生
ずる。
マイクロ波の領域ではアースをとる位置が回路により決
まってしまうので基板の側面までアース線をもってくる
ことができないことが多い。
まってしまうので基板の側面までアース線をもってくる
ことができないことが多い。
この様々場合、基板に穴をあけて裏面のアース面との間
でアースをとる。
でアースをとる。
しかし、この様にすると基板の両面の間で気密を保つこ
とは難しく、基板の上面を封止しても信頼性の面から半
導体素子をチップのまま使用することができない。
とは難しく、基板の上面を封止しても信頼性の面から半
導体素子をチップのまま使用することができない。
その為、素子の電気的特性をある程度犠牲にしてケース
入りの素子を使用するか、エポキシ等の樹脂で半導体チ
ップを覆って使用していた。
入りの素子を使用するか、エポキシ等の樹脂で半導体チ
ップを覆って使用していた。
特性上、半導体素子をチップのまま使用する必要のある
場合には、基板を入れるケース全体を気密封止して使用
していた。
場合には、基板を入れるケース全体を気密封止して使用
していた。
また、高入出力半導体素子は放熱をよくしなければなら
ない為、他の回路と同一基板上に使用することはできず
、ケース入りの素子を放熱をよくして取り付けるか、そ
の部分だけベリリア等の熱伝導率のよい基板を金属板に
ろう付けして、その上に半導体チップをおいて使用して
いた。
ない為、他の回路と同一基板上に使用することはできず
、ケース入りの素子を放熱をよくして取り付けるか、そ
の部分だけベリリア等の熱伝導率のよい基板を金属板に
ろう付けして、その上に半導体チップをおいて使用して
いた。
本発明は回路パターン上必要なアース点で基板に穴をあ
け、基板裏面にろう付けした薄い金属板との間で導通さ
せることを特徴とし、その目的はアースを裏面との間で
とり々から基板の上面を封止することによって完全な気
密封止ができ、半導体素子を高入出力素子も含めてチッ
プのまま使用できる様にすることにある。
け、基板裏面にろう付けした薄い金属板との間で導通さ
せることを特徴とし、その目的はアースを裏面との間で
とり々から基板の上面を封止することによって完全な気
密封止ができ、半導体素子を高入出力素子も含めてチッ
プのまま使用できる様にすることにある。
以下詳細に説明する。第１図及び第２図は本発明の一実
施例図であって、第１図は平面図、第２図は第１図にお
けるＡ−Ａ断面の拡大図である。
施例図であって、第１図は平面図、第２図は第１図にお
けるＡ−Ａ断面の拡大図である。
第１図及び第２図において、１は誘電体基板、２．２′
は回路パターンを構成する金属層、３は薄い金属板、４
はアース用の穴、５は気密封止用のキャップ、６は半導
体チップ、７はボンデイング線である。
は回路パターンを構成する金属層、３は薄い金属板、４
はアース用の穴、５は気密封止用のキャップ、６は半導
体チップ、７はボンデイング線である。
金属板３は例えば基板１をメタライズ後ろう付けしたも
のであり、アース穴４の側面をメタライズ又はメッキす
ることにより、回路パターン２，２′と電気的につなが
っている。
のであり、アース穴４の側面をメタライズ又はメッキす
ることにより、回路パターン２，２′と電気的につなが
っている。
基板１がセラミックの場合、その大きさが、１０ｍｍ角
程度以下であると金属板３は薄く々くとも問題はないが
、基板１が大きくなると基板１と金属板３の熱膨張率の
違いによる応力が基板１にかかり、基板１にクラツクが
入る。
程度以下であると金属板３は薄く々くとも問題はないが
、基板１が大きくなると基板１と金属板３の熱膨張率の
違いによる応力が基板１にかかり、基板１にクラツクが
入る。
しかし、金属板３の厚さを０．０５ｍｍ程度にするとク
ラツクが入るのをさけることができ、気密封止取扱いに
充分な強度を有する。
ラツクが入るのをさけることができ、気密封止取扱いに
充分な強度を有する。
基板１がアルミナ等のセラミックの場合は熱膨張率の近
い金属コバールを使うと、金属板３を厚くしても大きな
基板１とろう付けすることができるが、コバールは電気
抵抗が銅などに比べて大きく、電気的特性の劣化を招く
。
い金属コバールを使うと、金属板３を厚くしても大きな
基板１とろう付けすることができるが、コバールは電気
抵抗が銅などに比べて大きく、電気的特性の劣化を招く
。
しかし、本実施例の様に薄い金属板３を用いると、銅板
を使用することが可能となる。
を使用することが可能となる。
また、コパールは熱伝導率が悪い為に、基板１として、
べリリア等の熱伝導率のよいものを使用しても高入出力
半導体素子を使用することはできないが、本実施例は熱
伝導率のよい銅板を使用することができる為、これを放
熱板に取り付けることにより、従来ほとんど不可能であ
った高入出力半導体素子をチップのまま一枚の基板上で
使用するということが可能となる。
べリリア等の熱伝導率のよいものを使用しても高入出力
半導体素子を使用することはできないが、本実施例は熱
伝導率のよい銅板を使用することができる為、これを放
熱板に取り付けることにより、従来ほとんど不可能であ
った高入出力半導体素子をチップのまま一枚の基板上で
使用するということが可能となる。
また、アース穴に金属を埋め込むことにより、これのみ
によって裏面との間でアースをとり、気密にすることが
考えられるが、この場合も基板と金属の熱膨張率の違い
によって基板にクラツクが入りやすく、充分小さい穴以
外は実現出来ない。
によって裏面との間でアースをとり、気密にすることが
考えられるが、この場合も基板と金属の熱膨張率の違い
によって基板にクラツクが入りやすく、充分小さい穴以
外は実現出来ない。
また完全に気密を保つことも困難である。
本実施例の場合は穴の側面に金属を付けるだけでよいの
で、基板にクラックが入る心配はなく、穴の形、大きさ
もある程度の任意性があり、スリット等により広い範囲
でアースをとることも可能となる。
で、基板にクラックが入る心配はなく、穴の形、大きさ
もある程度の任意性があり、スリット等により広い範囲
でアースをとることも可能となる。
また、本実施例は基板の両面の間で気密を保っているの
で、基板の上面をキャップによって封止することにより
、回路パターン全体が容易に気密封止される。
で、基板の上面をキャップによって封止することにより
、回路パターン全体が容易に気密封止される。
従って、第１図及び第２図に示すように半導体素子をチ
ップのまま使用できる。
ップのまま使用できる。
以上説明したように、本発明は大きな面積の基板を用い
たマイクロ波ＩＣ回路で、回路上必要な位置で裏面との
間でアースがとれ、かつ簡単に完全気密封止ができるの
で、半導体素子をチップのまま使用でき、熱伝導率のよ
い基板を用いることによって高入出力素子をもチップの
まま一枚の基板上で使用することができる。
たマイクロ波ＩＣ回路で、回路上必要な位置で裏面との
間でアースがとれ、かつ簡単に完全気密封止ができるの
で、半導体素子をチップのまま使用でき、熱伝導率のよ
い基板を用いることによって高入出力素子をもチップの
まま一枚の基板上で使用することができる。
第１図及び第２図は本発明の一実施例図であって、第１
図はその平面図、第２図は第１図におけるＡ−Ａ断面の
拡大図である。 １・・・誘電体基板、２，２・・・回路パターンを構成
する金属層、３・・・薄い金属板、４・・・アース用の
穴、５・・・気密封止用キャップ、６・・・半導体チッ
プ、７・・・ボンデイング線。
図はその平面図、第２図は第１図におけるＡ−Ａ断面の
拡大図である。 １・・・誘電体基板、２，２・・・回路パターンを構成
する金属層、３・・・薄い金属板、４・・・アース用の
穴、５・・・気密封止用キャップ、６・・・半導体チッ
プ、７・・・ボンデイング線。
Claims (1)
- １ マイクロ波集積回路の回路パターン上必要な位置に
穴またはスリットが開けられた基板の裏面全面に薄い金
属板を接着して前記穴またはスリットの裏面側の開口部
を密閉するとともに接地電極を形成し、前記基板の表面
に前記穴またはスリットを通して前記接地電極と導通す
る接地点を形成したことを特徴とするマイクロ波集積回
路用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52096165A JPS584821B2 (ja) | 1977-08-12 | 1977-08-12 | マイクロ波集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52096165A JPS584821B2 (ja) | 1977-08-12 | 1977-08-12 | マイクロ波集積回路用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5431569A JPS5431569A (en) | 1979-03-08 |
| JPS584821B2 true JPS584821B2 (ja) | 1983-01-27 |
Family
ID=14157714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52096165A Expired JPS584821B2 (ja) | 1977-08-12 | 1977-08-12 | マイクロ波集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584821B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138366Y2 (ja) * | 1981-02-06 | 1986-11-06 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210077A (en) * | 1975-07-15 | 1977-01-26 | Toshiba Corp | Method for manufacturing super high frequency integrated circuit |
-
1977
- 1977-08-12 JP JP52096165A patent/JPS584821B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5431569A (en) | 1979-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925024A (en) | Hermetic high frequency surface mount microelectronic package | |
| US3683241A (en) | Radio frequency transistor package | |
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US3753056A (en) | Microwave semiconductor device | |
| US3673309A (en) | Integrated semiconductor circuit package and method | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| US4992851A (en) | Characteristic impedance-correct chip carrier for microwave semiconductor components | |
| US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
| CA1256589A (en) | Hermetic high frequency surface mount microelectronic package | |
| US5175397A (en) | Integrated circuit chip package | |
| US3767979A (en) | Microwave hermetic transistor package | |
| JPS584821B2 (ja) | マイクロ波集積回路用基板 | |
| JPH01168045A (ja) | 気密封止回路装置 | |
| JPS6220707B2 (ja) | ||
| JP7299121B2 (ja) | 回路基板、電子部品および電子モジュール | |
| KR20000028805A (ko) | 하이브리드 모듈 | |
| JPS6146975B2 (ja) | ||
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JP2794888B2 (ja) | セラミックパッケージ | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JPH05102336A (ja) | 半導体装置 | |
| JP2762974B2 (ja) | 半導体容器 | |
| JPS61198656A (ja) | 半導体装置 | |
| JPS623984B2 (ja) |