JPS584952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS584952A JPS584952A JP56102422A JP10242281A JPS584952A JP S584952 A JPS584952 A JP S584952A JP 56102422 A JP56102422 A JP 56102422A JP 10242281 A JP10242281 A JP 10242281A JP S584952 A JPS584952 A JP S584952A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- frame
- lead frame
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明線、半導体装置に関する。
従来、所謂サーディツプと称せられる半導体装置の中に
は、紫外光を透過せしめて半導体素子の記憶内容を消去
させるための透光性部材からなる窓を備えたものとして
°第１−に示す如く、セラミ、りで形成されたペース１
とキヤ、ｆ１の間に、素子３とＩンディンダ＠４で接続
されたり−Ｐ７゛レーム１の外部リーＰｊａを露出する
ようにし、かつ、素子１の上方にキヤ、ｆｘに嵌着され
た紫外線透過ｔ２スεを位置付けるように配置し、キャ
ラｆ２とペース１を低融点ｆラスからなる接合部材ｒで
接合した構造の４のが用いられている。
は、紫外光を透過せしめて半導体素子の記憶内容を消去
させるための透光性部材からなる窓を備えたものとして
°第１−に示す如く、セラミ、りで形成されたペース１
とキヤ、ｆ１の間に、素子３とＩンディンダ＠４で接続
されたり−Ｐ７゛レーム１の外部リーＰｊａを露出する
ようにし、かつ、素子１の上方にキヤ、ｆｘに嵌着され
た紫外線透過ｔ２スεを位置付けるように配置し、キャ
ラｆ２とペース１を低融点ｆラスからなる接合部材ｒで
接合した構造の４のが用いられている。
しかしながら、このように構成され九半導体装置１では
、＃Ｉ２図に示す如く、ペース１とキャップ２とを接合
部材１（低融点ｆラス）で接合する際の温度が４００〜
４６０’Ｃの高温である丸め、ペース１とキャッメ２で
封止される素子Ｊは、この温度に耐え得るＡｗ／引共晶
半田、ムＶＧ＠共晶半田などの金糸のマウント部材ｔで
ペース１のマウント床ｌａ上に金ペースト層軸を介して
装着されている。このような金糸のマウント部材を及び
金（−スト層ｊａを必要とし、しかもペース１とキヤ、
ｆ２がセラ書、りで形成されているため、製造コスシが
極めて高くなる欠点があった。ｔた、！ラント床１ａに
素子１を装着し良状態でり−Ｐ７レーム５との間にがン
ディンダ線４を架設しなければならず、しかも、ペース
１とキャップ２とを高精度に位置合わせすることが難し
いため、素子ｇｏ自動マクンＦ１がンディングに適さず
、作業性を低下させる問題がＴｏりた。
、＃Ｉ２図に示す如く、ペース１とキャップ２とを接合
部材１（低融点ｆラス）で接合する際の温度が４００〜
４６０’Ｃの高温である丸め、ペース１とキャッメ２で
封止される素子Ｊは、この温度に耐え得るＡｗ／引共晶
半田、ムＶＧ＠共晶半田などの金糸のマウント部材ｔで
ペース１のマウント床ｌａ上に金ペースト層軸を介して
装着されている。このような金糸のマウント部材を及び
金（−スト層ｊａを必要とし、しかもペース１とキヤ、
ｆ２がセラ書、りで形成されているため、製造コスシが
極めて高くなる欠点があった。ｔた、！ラント床１ａに
素子１を装着し良状態でり−Ｐ７レーム５との間にがン
ディンダ線４を架設しなければならず、しかも、ペース
１とキャップ２とを高精度に位置合わせすることが難し
いため、素子ｇｏ自動マクンＦ１がンディングに適さず
、作業性を低下させる問題がＴｏりた。
本発明は、かかる点に鑑みてなされたもので、生産性を
高めて、しかも製造コストを激減させることができる半
導体装置を提供するものである。
高めて、しかも製造コストを激減させることができる半
導体装置を提供するものである。
以下、本発明の実施例について図面を参照して説明する
。
。
第３図は、本発明の一実施例の断面図である。
体２０上には、アイランドＪＪａとリード部２１ｂから
なるリードフレーム２１が固定されている。アイランｙ
２１１には、工４キシ系のペーストからなるマウント部
材２２を介して半導体素子２３が装着されている。半導
体素子２ｓは、がンディング線２４を介してリード部２
１Ｍ５に接続されている。リードフレーム２１上には、
アイランド１１ａ上の半導体素子２Ｊ及びこれ体２Ｊ上
には、中空部２５ａを塞ぐように略断ム２１、及び絶縁
基体２０は、透光性部材２６の上面部分を露出し、かつ
リードフレーム２１の外部リード部ｊＪｅを露出するよ
うにして樹 ′脂論騙ｘ ｖで一体に封止されている
。
なるリードフレーム２１が固定されている。アイランｙ
２１１には、工４キシ系のペーストからなるマウント部
材２２を介して半導体素子２３が装着されている。半導
体素子２ｓは、がンディング線２４を介してリード部２
１Ｍ５に接続されている。リードフレーム２１上には、
アイランド１１ａ上の半導体素子２Ｊ及びこれ体２Ｊ上
には、中空部２５ａを塞ぐように略断ム２１、及び絶縁
基体２０は、透光性部材２６の上面部分を露出し、かつ
リードフレーム２１の外部リード部ｊＪｅを露出するよ
うにして樹 ′脂論騙ｘ ｖで一体に封止されている
。
びこれにがンディング線２４で接続されたリード部１１
ｂの先端部を気密に封止する４のであり、例えば、熱硬
化性の工？キシ系接着剤で透光性部材２ε、リードフレ
ーム２１及び絶縁基体１０に接着するようにしても良い
。また、透光性部材２６は、その露出された領域から半
・導体素子２３に紫外光を照射せしめて記憶内容を消去
させるものであり、州外線透過ガラス等で形成され１て
いる。また、透光性部材２６の側面−）臂が付けられて
いる。
ｂの先端部を気密に封止する４のであり、例えば、熱硬
化性の工？キシ系接着剤で透光性部材２ε、リードフレ
ーム２１及び絶縁基体１０に接着するようにしても良い
。また、透光性部材２６は、その露出された領域から半
・導体素子２３に紫外光を照射せしめて記憶内容を消去
させるものであり、州外線透過ガラス等で形成され１て
いる。また、透光性部材２６の側面−）臂が付けられて
いる。
体２５、及び絶縁基体２０が、所望の樹脂で形成された
樹脂封止体２１で封止されておシ、半導体素子２３が工
Ｉキシ系のペーストからなるマウント部材２２でアイラ
ンドＩＩｓに装着されておυ、高価な金糸の半田やセラ
１．り部材が全く使用されていな−で製造コストを激減
させることができる。また、次に詳述する如く、す゛−
ド７レーム２１に半導体素子２Ｊの自動マウント、ゼン
ディングを施し九後に、トランスファーモールド法やイ
ンジェクションモールド法によｐ樹脂封止体２１で封止
を行って組立てることができるので作業性を着しく向上
させることができる。
樹脂封止体２１で封止されておシ、半導体素子２３が工
Ｉキシ系のペーストからなるマウント部材２２でアイラ
ンドＩＩｓに装着されておυ、高価な金糸の半田やセラ
１．り部材が全く使用されていな−で製造コストを激減
させることができる。また、次に詳述する如く、す゛−
ド７レーム２１に半導体素子２Ｊの自動マウント、ゼン
ディングを施し九後に、トランスファーモールド法やイ
ンジェクションモールド法によｐ樹脂封止体２１で封止
を行って組立てることができるので作業性を着しく向上
させることができる。
次に、実施例の半導体装置の製造方法を第４図■乃至同
図（６）を参照して説明する。
図（６）を参照して説明する。
先ず、第４図■に示す如く、半導体素子２１が装着され
るアイランドＩＩａとリード一部１１ｂとからなるリー
ドフレーム２１を用意し、自動マウント法によシエーキ
シ系のペーストからなるマウント部材２２を介してアイ
ランド１１ａ上に半導体素子２Ｓを装着する。次いで、
自動がンディング法によりリード部２１ｂの先端部と半
導体素子２１間にｆンディンダ線２４を架設する。
るアイランドＩＩａとリード一部１１ｂとからなるリー
ドフレーム２１を用意し、自動マウント法によシエーキ
シ系のペーストからなるマウント部材２２を介してアイ
ランド１１ａ上に半導体素子２Ｓを装着する。次いで、
自動がンディング法によりリード部２１ｂの先端部と半
導体素子２１間にｆンディンダ線２４を架設する。
次に、同図（Ｂ）に示す如く、アイツンｆｌｌ＊の下面
及びリード部２１ｂの先端部の下面に熱硬化性の工Ｉキ
シ系接着剤で絶縁基体２０を貼着する。
及びリード部２１ｂの先端部の下面に熱硬化性の工Ｉキ
シ系接着剤で絶縁基体２０を貼着する。
次いで、同図働に示す如く、同様にエポキシ系の接着剤
で中空部Ｊｊａ内に半導体素子２３く、中空部２ｊａを
嶌ぐようにして紫外線透過ガラス等で形成された透光性
部材２６を固着する。
で中空部Ｊｊａ内に半導体素子２３く、中空部２ｊａを
嶌ぐようにして紫外線透過ガラス等で形成された透光性
部材２６を固着する。
然る後、これを例えばトランスファーモールド法により
リードフレーム２１の外部リード２１＠となる部分が露
出し、かつ、透光性部材２＃の半導体素子２Ｊに対向す
る上部の領域が露出するように所定の樹脂で一体に封止
して樹脂封止体２１を形成し、リードフレーム２１の不
要部分を切断すると共に、外部リード２１・を所定角度
に折曲して同図（ト）に示す如き、半導体装置２Ｊを得
る。
リードフレーム２１の外部リード２１＠となる部分が露
出し、かつ、透光性部材２＃の半導体素子２Ｊに対向す
る上部の領域が露出するように所定の樹脂で一体に封止
して樹脂封止体２１を形成し、リードフレーム２１の不
要部分を切断すると共に、外部リード２１・を所定角度
に折曲して同図（ト）に示す如き、半導体装置２Ｊを得
る。
このようにこの半導体装置の製造方法によれば、半導体
素子２Ｓに自動マウント及び自動−ンティ／／ｌ−施シ
、）ランス７アーモールド法やインジェクションモール
ド法を用いて樹脂封止体２７を形成することにより組立
ることかできるので、工程を簡略にして作業性を著しく
向上させることができる。
素子２Ｓに自動マウント及び自動−ンティ／／ｌ−施シ
、）ランス７アーモールド法やインジェクションモール
ド法を用いて樹脂封止体２７を形成することにより組立
ることかできるので、工程を簡略にして作業性を著しく
向上させることができる。
尚、透光性部材２６の上部を露出させる方法としては、
透光性部材２６の全体を樹脂封止した後に、゛ホーニン
グ法によシ上部に対応する領域を除去して露出するよう
にしても良い。
透光性部材２６の全体を樹脂封止した後に、゛ホーニン
グ法によシ上部に対応する領域を除去して露出するよう
にしても良い。
以上説明し九如く、本発明に係る半導体装置によれば、
生産性を高めてしかも製造コストを激減させることがで
きる等顕著な効果を奏するものである。
生産性を高めてしかも製造コストを激減させることがで
きる等顕著な効果を奏するものである。
第１図は、従来の半導体装置の斜視図、第２図は、同半
導体装置のト」線に沿う断面図、＃ｇ３図は、本発明の
一実施例の断面図、第４図に）乃至同図（６）は、同実
施例の半導体装置の製造方法を長！順に示す説明図であ
る。 ２０−絶縁基体、２１−リードフレーム、２１ｍ・・・
アイランド−１２１ｂ・・・リード部、２１ｅ・・・外
部リード、２２・−マウント部材、２３・・・半導体素
子、２４・・・がンディング線、２５・・・中間枠体、
２６・・・透光性部材、２１・−樹脂封止体、２８・−
・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図、８ ６
導体装置のト」線に沿う断面図、＃ｇ３図は、本発明の
一実施例の断面図、第４図に）乃至同図（６）は、同実
施例の半導体装置の製造方法を長！順に示す説明図であ
る。 ２０−絶縁基体、２１−リードフレーム、２１ｍ・・・
アイランド−１２１ｂ・・・リード部、２１ｅ・・・外
部リード、２２・−マウント部材、２３・・・半導体素
子、２４・・・がンディング線、２５・・・中間枠体、
２６・・・透光性部材、２１・−樹脂封止体、２８・−
・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図、８ ６
Claims (1)
- （１） 基体上に設けられた半導体素子と、該半導体
素子に一′ンディンダ線を介して接続され、かつ、前記
基体上に取付けられたリードフレームと、前記基体上の
誼す−ｒアレームと前記半導体素子を収容し、かつ、前
記半導体素子に対向して透光性領域を有して前記基体上
に設けられた内部パッケージと、前記リードフレームの
端部な外部に露出し、かつ前記透光性領域を露出するよ
うに腋内部Δ、ケージを封止する樹脂封止体とを具備す
ることを特徴とする半導体装口部を塞ぐように設けられ
九透光性部材で形、成されている特許請求の範囲第１項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102422A JPS584952A (ja) | 1981-07-01 | 1981-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102422A JPS584952A (ja) | 1981-07-01 | 1981-07-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584952A true JPS584952A (ja) | 1983-01-12 |
Family
ID=14327008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102422A Pending JPS584952A (ja) | 1981-07-01 | 1981-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584952A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5127071A (en) * | 1990-03-13 | 1992-06-30 | Sumitomo Electric Industries, Ltd. | Optical module including receptacle, and method of producing the same |
| US5170453A (en) * | 1990-08-28 | 1992-12-08 | Sumitomo Electric Industries, Ltd. | Optical module |
| JPH0511575U (ja) * | 1991-07-17 | 1993-02-12 | 株式会社田村電機製作所 | 無線ユニツト |
| US5304818A (en) * | 1990-03-16 | 1994-04-19 | Sumitomo Electric Industries, Ltd. | Lead frame |
-
1981
- 1981-07-01 JP JP56102422A patent/JPS584952A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5127071A (en) * | 1990-03-13 | 1992-06-30 | Sumitomo Electric Industries, Ltd. | Optical module including receptacle, and method of producing the same |
| US5304818A (en) * | 1990-03-16 | 1994-04-19 | Sumitomo Electric Industries, Ltd. | Lead frame |
| US5170453A (en) * | 1990-08-28 | 1992-12-08 | Sumitomo Electric Industries, Ltd. | Optical module |
| JPH0511575U (ja) * | 1991-07-17 | 1993-02-12 | 株式会社田村電機製作所 | 無線ユニツト |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0089044A2 (en) | A semiconductor device having a container sealed with a solder of low melting point | |
| US6643919B1 (en) | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame | |
| JPH02203553A (ja) | 半導体デバイス用ガラス‐金属ケースおよびその製法 | |
| JP2009176894A (ja) | 光学半導体装置 | |
| JPS584952A (ja) | 半導体装置 | |
| JPH05335474A (ja) | 樹脂封止半導体装置 | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| JPS584951A (ja) | 半導体装置 | |
| JPS6329973A (ja) | 電子写真複写装置 | |
| JP3054929B2 (ja) | 半導体装置の製造方法 | |
| JPS60113950A (ja) | 半導体装置 | |
| JPS61267363A (ja) | イメ−ジセンサ | |
| JPS63244781A (ja) | 半導体発光装置 | |
| JPS6333852A (ja) | 半導体素子の封止構造 | |
| JPH0230181A (ja) | 半導体装置 | |
| JPS61194751A (ja) | 半導体装置 | |
| JP2687707B2 (ja) | 受光半導体装置およびその組立方法 | |
| KR920010849B1 (ko) | Eprom장치의 제조 방법 | |
| JPH10313070A (ja) | 固体撮像素子用中空パッケージ | |
| JPS6136957A (ja) | 樹脂封止型半導体集積回路 | |
| JPS6130743B2 (ja) | ||
| JPH04213864A (ja) | 樹脂封止型半導体装置 | |
| JPH06174980A (ja) | 光モジュール | |
| JPS6041735Y2 (ja) | 半導体光センサ | |
| JPS639372B2 (ja) |