JPS58500044A - 小型読取り専用メモリを使用した非線形関数のテ−ブル・ルツクアツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 小型読取り専用メモリを使用した非 線形関数のテーブル・ルックアップ この発明は、変数の非線形関数のテーブル・ルックアップに読取り専用メモリ（ ＲＯＭ）のようなデジタル・メアツプされる関数の解の所定数の位置に必要なメ モリを小型化することに関するものである。

その様なデジタル計算の一例は、極座標でアドレスされるように構成されたテレ ビジョン画像表示メモリをアドレスするとき行なわれるように、デカルト（平行 ）座標から極座標への走査変換において角座標の計算をする場合に生ずる。デカ ルト座標のＸとｙはテレビジョン技術者が通常使用している左手形座標系では、 それぞれ左から右へおよび上から下へと方向づけられており、表示メモリがテレ ビジョンスクリン全体をカバーするものとすれば原点をスクリンの中心に選ぶと 便利である。どの様な場合でも走査変換の便のためにデカルト座標系および極座 標系の原点は画像空間中の一点に一致させることが望ましい。極座標の動径ｒは この点から外向きに測られ、同じく偏角θは左手形座標の使用と調和するように Ｘ軸の正の半分からこの点を中心として反時計方向に回転して測定される。

この偏角θはＸとｙに応じてＲＯＭからルックアップ（探し出す）することがで きる。表示が各線当り５１２個の絵素（ビクセｗ　）をもつ線５１２本で構成さ れるとすれば、θの象限は入力として８ビツトの又と８ビツトのｙを使用してＲ ＯＭからルックアップすることができる。

極座標でアドレスされる表示メモリから画像を引出すのに必要であると実験上判 っている解像度をもってθを決定するには１４ビツトの出力が必要である。この 偏角座標の上位９ビツトは動径座標の８ビツトと共に表示スクリンを満す画像を 蓄積しているＲ　ＯＩｖｉに対する入力として使用され、また同じ偏角座標の次 位の５ビツトは画像が表示スクリン上に現われたときその端縁に生ずる可視不連 続部を除くためにＲＯＭ中の空間的に隣接する位置からビデオサンプル相互間の ２次元的補間をするだめに使用される。その様なθの直接！ルックアップには、 １１ビツトの入力と８ビツトの出力を持つ普通の大きさの約６４個のＲ○Ｉｖｌ が必要になる。

偏角座標θは、先ずｙとＸを割算し次にＲＯＭを用いてｔａγ１−１（、Ｙ／Ｘ ）をルックアップすることによって計算することができる。Ｘとｙから直接ルッ クアップし得る太きさのＲＯＭを使用して割算を行なわない限りピクセル走査速 度で結果を供給するにはいろいろな割算計算を同時にしなければならない。ｔａ ｎ　（ｙ／ｘ　）をルックアップするに必要なＲｏＪν４の大きさは、その範囲 の一方の端で／、５゜と／２．４の差を、また他方の端で２５４と２５５の間の 差を識別するに足るビットでｙ／Ｘを決定するに足る太きさてなければならない 。それには、メモリに対する入力として９ビツト以上を必要とし、そのうち８ビ ツトは１であるＸで除したｙの値を決めるのに要し他のビットはその逆数を決め るために必要であって、その値ｙ／ｘは表示スクリン上でピクセルが決定される のと同じ解像度をもって線ｘ　＝　２５５とｙ：　２５５で決定される象限の境 界を決定する。ｙ／ｘの値のうちの成るもの′は境界線Ｘ　＝　２５５、ｙ＝　 ２５５上の点の値の間になるので、スクリン上に表示される画像の端縁における 空間的な量子化効果を除くだめに逆正接（アーク・タンゼント）テーブル・ロッ クアツプＲＯＭに対する入力には更に余分な解像度がめられる。

偏角に対する逆正接関数の非直線性は偏角が大きくなるにつれて目立つので逆正 接テーブル・ルックアップＲｏｔφに対する入力には更に別の解像度が必要とな る。

、Ｙ／Ｘが何倍にもなるとたｖ　ｔａｎ−’（ｙ／ｘ　）が次第に大きくなる。

そこで、この範囲において解像能力が大きすぎると、（、Ｙ／Ｘ）が小さい場合 にその逆正接を識別するためｙ／ｘに使用するビット数を減少させ、またそのｙ ／ｘ範囲を通じて充分にθを識別するため（、Ｙ／Ｘ）のビット数は増大させね ばならない。

本発明者は、ｔａｎ−１ｉ（ｌｏｇｚ（ｙ／ｘ））　ノ逆対数１として工○ｇ　 ２　（ｙ／／Ｘ）入力に応じてＲＯＭ中のθをルックアップすれば必要とするＲ 　ＯＭが大幅・に少なくなることを発見した。

これは、θばｙ／ｘに対するよりも一層上ｏｇ、９ｆｆ／ｘ）に対して線形を呈 し、ｙ／ｘの全蔽囲を通じてよりも工○ｇ　ｙ／ｘの全顛囲を通じてより少数の ビットで充分なθの解像度を得ることができるからである。

より一般的に言えば、もしＲＯＭから変数の単調な非線形関数をルックアップす るとすれば、その全範囲を通じて充分にその関数を識別するために必要なＲＯ＋ ｖｉ入力のビット数は、その変数を対数形で表わせば減少させ得るということで ある。この単調な非線形関数がその変数の増大につれて漸次より急、速に大きく なる場合は、偏角の増大につれて増大するより一般的な対数の形が使用される。

単調な非線形関数が変数の増大につれて余り速くなく漸次大きくなる場合は、偏 角の増大につれて減少する対数の形（たとえば、ナピエルによって最初に説明さ れたような）を使用することができる。

この考えは、ＲＯＭに対する入力として使用される変数が、線形範囲におけるよ りも対数範囲において一層容易に行ない得る計算の結果である場合に特に有効で ある。

ｙをＸで割るという様なデジタル割算はその様な計算の一例である。この計算は 、Ｒｏｔφからテーブル・ルックアップして得たＸの対数を同じ（ＲＯＭからテ ーブル・ルックアップして得たｙの対数から差引くことで行なうことができる。

上記のテープｌし・ルックアップは同じＲＯＩｖｌから順番に行なうことができ る。或は別の方法として、Ｘ入力に応じてＲＯＩφからテーブル・ｌレツクアッ プして得られたｙの対数をＸ入力に応じてＲＯＭからテーブル・ルックアップし て得られだへの対数に加えることによっても行なうことができる。算術でやるよ シも対数領域で行なつだ方が容易化される計算の形式としては、上記のデシタ１ し割算の他に、デジタル掛算、或種の累乗およびルート計算およびそれらの組合 せがある。

この発明の一般的な特徴は、第１変数の非線形関数のＲＯｉＶカらのルックアッ プを、このＲＯＭに肩する入力としてその第１変数を直接使用して行なうのでば 々く、この第１変数に応じてＲＯ＋ｘｉに印加すべき第２変数を発生させる（こ のＲ○■φからまたは計算によって）。この第２変数は、第１変数の変化に応じ て第２変数の変化率が上記第１変数の上記非線形関数の変化率と近似するように 、第１変数に関係ずけられている。所定レベルの量子化誤差以外は含まずにこの 非線形関数を表わすのに、入力として第１変数の代りに第２変数を使用すればＲ ＯＭの入力における解像ビット数は少なくなる。すなわち、ＲＯＭ中には関数の 比較的少ない点が記憶されているが、その様に少ない点でサンプリングすること によって生ずる可能性のある量子化誤差の大きさに関する限り第１変数について のそれらの間隔は良好である。それで、ＲＯＭ中に記憶される関数の点の数を減 少させるだめにＲＯＭ出力相互間の補間を使用するときは、第１変数についての 線形補間で得られるよシも第２変数入力についてＲＯＭの出力間の線形補間を行 なう方がより正確になる。

この発明の更に別の特徴として、信号処理器の所要変換特性を表わすデジタル・ データ語を含むデジタル・メモリが構成される。処理されるべきデジタル信号は このメモリのアドレス入力に印加され、所要の変換特性に従って出力信号が生成 される。この変換特性の対称性を利用してメモリの大きさを減少させることがで きる。このデジタル信号処理器の全ダイナミック範囲の極く一部に相当するデー タ語がこのメモリ中に記憶されており、メモリ位置は入力デシタル信号の極性判 別ビットの値によってアドレスおよび読出しされ、この極性判別ビットの値に従 って必要とする全ダイナミック範囲にわたって出力信号が変換される。

図面において、第１図はこの発明が適用される、メモリから取出されプログラム 可能な角度を通じて回転される画像を表示するだめのテレビジョン表示装置のブ ロック図である。

第２図は回転可能な画像の回転前の状態を説明する、第３図は極座標によって表 わされた情報を記録しているメモリをアドレスするのに使用される、走査発生器 とこの発明を実施した走差変換器のブロック図である。

第４図はこの発明の原理に従って構成されたデシタフし信号処理器の概要図であ る。

第５図と第６図は第３図と第４図の実施例の説明に使用されるデータ表である。

第７図は第３図の走査変換器の変形例のブロック図である。

第８図は第１図の装置に使用し得るメモリ装置のブロック図である。

第１図において、表示用メモリ１０は、ビデオ増幅器１２へ供給するビデオに変 換するためにビデオ速度でデジタル−アナログ変換器（ＤＡＣ’ｌ　１１の′入 力に読出される情報を記録する。このビデオ増幅器１２の出力は陰極線管（ＣＲ Ｔ）１３の電子銃を駆動するものである。ＣＲＴ１３は、その電子銃から発生す る電子ビームによってラスタ走査されるスクリン１４を持っている。このラスタ 走査は、通常、水平および垂直掃引発生器１７および１８からそれぞれ鋸歯状電 流を供給される水平および垂直偏向コイルを使用して行なわれる。これらの掃引 発生器には上記の偏向コイルを含む共振回路を使用し、またタイミング制御回路 １９から供給される水平および垂直同期パルスでその掃引を同期化するのが普通 モある。回路１９は、通常ピクセル走査周波数またはその倍数で動作する水晶発 振器よ構成る主クロック２Ｑから供給される主クロツク信号の低調波周波数をも つそれら同期信号を発生する、分周回路を持っている。

メモリｌＯは、その読出し期間に、走査発生器２２から入力として供給されるＸ およびｙ座標に応動する走査変換器２１から出力として供給される動径座標Ｒと 偏角座標θである成分によってアドレスされる。走査発生器２２は、サブラスタ を、すなわち電子ビームによる表示スクリンのラスタ走差と同じまたは異なる拡 が９を持つＸ、ｙアドレスのラスク走査を発生する。このＸ、ｙ座標は、タイミ ング制御回路Ｊ９からの時間制御を受けてＣＲＴＩ　３のスクリン１４上でトレ ース方向に行なわれる各線走査の期間中にピクセル走査速度で走査発生器２２か ら発生する。走査変換器２Ｊば、表示用メモリ１０から読出される画像の回転の 程度（角φで表わす）についてプログラム可能である。この角度φば、回転して いない画像を表わす角度ψ座標に加えられて回転した画像を表わす角度θ座標が 得られる。すなわち、この方式では、ｊａｎ　”（、Ｙ／Ｘ）はθではなくψを 決定し、かつθはψと角度φの和に等しいとされ、それによって画像はメモＩＪ ＩＯとＣＲＴ１３のスクリン１４上のその表示との間で回転される。この角度φ は、たとえば、表示制御回路２４から受入れまた２それと交換したデータに応じ てマイクロプロセッサ２３によって計算されるものである。表示制御回路２４は 、たとえば、航空機のコックビット用の水平位置表示装置におけるジャイロコン パス、シンクロおよびシンクロ−デジタル変換器を有するものである。マイクロ プロセッサ２３も、同心的な画像が互に異なる角度づつ回転させられるときには 、走査変換器２１からの動径座標ｒを使用することができる。

第２図は、走査変換を行なうために電子ビームのトレース位置のＸ、ｙ座標を決 定する方法を理解するのに役立つ。点３０ば、メモリｌＯから取出される画像の 適当に選ばれた回転中心である。この回転中心３０は、画像が回転を受けている 否とにか＼わらず常に位置する、辱縁内の任意の半径をもつ破線円３１の中心で ある。この半径は、ｎを整数として２ｎピクセルであるように選定すると都合が 良い。円３１は、ラスク走査のうちＸ、ｙ座標からメモリ、１０をアドレスする に使用するｒ１θ座標に変換されるべき部分を決定する、辺３２ａ、３２ｂ、３ ２Ｃおよび３ｚｄを有する正方形３２に内接している。

回転中心３０をＸ、ｙ座標系の原点に選ぶと走査変換の計算は非常に簡単になる 。しかし、走査変換処理の進行開始に最良の点は正方形３２内で走査されるべき 最初の点−１すなわちトレース方向に頂部から底部へ向う比較的遅い線から線へ の走査とトレース方向に左から右への比較的速いピクセルからピクセルへの走査 よりなる普通のＣＲＴラスク走査を使用するとすれば左上の隅の位置３３である 。これは、表示画像に中断を生じさせずにＣＲＴ１３の表示スクリン１４に供給 できるので、メモリ１０から取出される画像の回転を変化させることを容易化す る。

パターンとして画像を回転させることは、走査変換器２１で発生する角座標にプ ログラム可能な回転の成る異なった角φを加算することによシ簡単に可能になシ 、この加算はメモリｌＯ内に記憶されている画像が占有している画像空間部分の 相連続する走査相互間の期間に実行される。この走査変換過程では単純にデジタ ル乗算を行なうことはできるだけ避けることが望ましく、デジタル方式技術者に とっては、代りにＸの変換にピクセルからピクセルへの速度でｙの変換に線から 線への速度Ｃ表示が飛越し走査型でない場合）で処理する累加法の使用が考えら れよう。

Ｘ、ｙ原点以外の点で走査変換を始めると累加のだめの初期条件をどの様に設定 するかという問題が生ずる。

この問題は、その原点が、画像が回転させられるべき角φにより影響されずに走 査変換される唯一の点である限り、発生する。この問題の他の而は、両座標系の 原点は点３３から離れていて少なくともその一方の座標ははソ最大値を持つよう になることである。通常、累加過程は零から開始されて大きな数が漸次累加され るが、この傾向は演算を１回の加算まだはその様な形に単純化するものである。

第３図にはＸ、ｙ走査座標を発生するだめの特定のサブラスタ走査発生器４０が 示されている。この図中の他の部分は、それらデカルト座標を極座標でアドレス されるメモＩＪ　Ｉ　Ｏをアドレスするだめの極座標形に変換する走査変換器で ある。たとえば、メモＩＪ　Ｉ　Ｏは、偏角座標（θ）の整数部（１ｎｔｏ）を 使用する行と動径座標（ｒ）の整数部（ｉｎｔ　ｒ　）を使用する列とによって アドレスされる。走査発生器のＸ、ｙ座標を２の補数の形にすると便利である。

走査のｙ座標はｎビット計数器４１とセット・リセットフリップフロップ４２を 使用して発生されるもので、上記計数器とフリップフロップの合成出力は２の補 数形のｙ座標を生成し、その最上位ビットはフリップフロップ４２のＱ出力から また下位ビットは計数器４１の出力によって供給される。表示スクリンのラスク 走査で電子ビームが第２図に関連して説明した位置３３に来た時に、タイミング 制御回路１０で発生した低パルス繰返し率開始（５ＬＯＷ−ＰＲＲ工Ｎ工ＴＩＡ Ｌ工ＺＡＴ工○Ｎ）パフレスによって、計数器４Ｊの出力は“○“にリセットさ れまだフリップフロップ４２のＱ出力は１″にセットされる。上記括弧内のＰＲ Ｒはパルス繰返し率（ＰＵＬＳＥ　ＲＥＰＥＴ工Ｔｌ０Ｎ鳳ＴＥ　）の略である 。計数器４１のカウントは、電子ビームによるトレー　スが第２図の正方形３２ の辺３２αと交差する各時点の後で表示スクリン上のラスク走査中の次の線上で 上記トレースが辺３２ｂと交差する前にタイミング制御回路１９により発生し供 給される線走査周波数クロックパルスによって、増分変化させられる。電子ビー ムの掃引が回転中心３０を通過する直前に電子ビームのトレース走査線上でこの 電子ビーム走査が正方形３２の辺３．２ｄと交差すると、ｎビット計数器４１は ２ｎの走査線をカウントしたことになり２ｎ−１の全カウント値に到達する。次 の線走査周波数クロックパルスが入力すると計数器４１の出力はそれぞれが＃１ ′であるｎ個の並列ビットからそれぞれ′０′であるｎ個の並列ビットに変わり 、フリップフロップ４２をリセットする。リセットされるとフリップフロップ４ ２はそのＱ出力を２１′から１０′へ急速に転換させ、このＱ出力は正方形３２ の走査の残期間中１０′に保たれる。

走査のＸ座標はｎビット計数器４３とセット・リセットフリップフロップ４４を 使用して発生され、それらの出力は合成されて２の補数形のＸ座標を生成し、そ の最上位ビットはフリップフロップ４４のＱ出力からまた下位ビットは計数器４ ３の出力から供給される。計数器４３の出力は、表示スクリンのラスク走査で電 子ビームが第２図に関連して説明した正方形３２の辺３２＋Ｄ上のどの点にでも 到達するとその時にタイミング制御回路１９により発生した高パルス繰返し率開 始パｌレスによって、′Ｏ′にリセットされまたフリップフロップ４４のＱ出力 は′１“にセットされる。計数器４３のカウントは、タイミング制御回路Ｊ９か ら送られるピクセル走査周波数クロックパルスによってビデオ周波数で増分変化 させられる。辺３２ｂから回転中心３０までの距離よりも１ピクセル分だけ短い 距離の位置に電子ビームが到達すると、ｎビット計数器４３は２ｎのピクセルを カウントしたことになり全カウント値２ｎ−１に達する。次のヒリセル走査周波 数クロックパルス入力により計数器４３の出力は、それぞれが１′であるｎ個の 並列ビットからそれぞれが＃０′であるｎ個の並列ビットに変わり、そのオーバ フロー・ビットでフリップフロップ４４はセットされる。フリップフロップ４４ のＱ出力パルスは′１＃から“０′に急速転換し、正方形３２の辺３２（１へ向 う残りの走査中＃Ｏ′を維持する。

線走査周波数クロックパルス、低パルス繰返し率開始パルス、ピクセル走査周波 数クロックパルスおよび高パルス繰返し率開始パルスを発生するタイミング制御 回路１９として使用し得る回路の形式ぽビデオ装置の設計者にとって周知のもの である。ピクセル走査周波数クロックパルスと線走査周波数クロックパルスは、 通常は主クロックパルレスを計数する周波数分割計数器によって発生される。し かし特に単色表示装置にあっては主クロック２０がピクセル走査周波数の出力を 供給するようにしてこれ°を分周せずに計数入力として計数器４３に印加するよ うにすることもできる。低パルス繰返し率開始パルスは、計数器を使ってフィー ルド・リトレース時点かうを子ビームのトレース走査線を計数し次にデジタル比 較器によシ上記計数器の出力を成るプログラムされた線カウント値と比較して電 子ビームによるトレースが何時正方形３２の辺３２ａに到達したかの表示を得る ことにより発生させることができ、また高パルス繰返し率開始パｌレスは、計数 器を使って線リトレース時点からのピクセル数を計数し次にデジタル比較器を使 用してこの計数器の出力とプログラムされた成るピクセルカウント値とを比較し て電子ビームのトレースが正方形３２の辺３２ｂに到達した時点の表示を得るこ とによって発生させることができる。これらの計数器は通常は、水平および垂直 掃引発生器１７．１８の水平および垂直同期パルス発生Ｋ４ 使用される周波数分割回路中に在るものである。表示スクリンの周縁と正方形３ ２の周縁とが一致しているという特殊な場合には、トレース期間だけ供給されリ トレース期間には供給されないクロックパルスによって、ピクセル走査周波数パ ルスおよび線走査周波数クロックパフレスがゲーテッド・クロックとして供給さ れるようにして、垂直および水平同期パルスによりそれぞれ低パルス繰返し率お よび高パルス繰返し率の開始パルスを生成することができる。この特殊な場合に は、走査発生器中に使用される計数器は、掃引発生器１７と１８に対する水平お よび乗置同期パルスのタイミングを制御するだめの主クロック・パルヌ繰返し率 の分周用の計数操作にも使用で正方形３２が完全にスクリンの輪郭内に在るよう な場合には、電子ビームのトレースが正方形ミ２内にある場合に限ってクロック ・パルスが供給されるところにゲーテッド・クロックを使用し得る。正方形３２ がその一部分だけスクリン上に存在するようにしたときは、スクリンを外れた位 置すなわちスクリンの端縁より外方に想定・される表示部分がスクリンの上記と 反対側の端縁から内側に現われることを防止する手段が必要になる。この部分を 消去することは、計数器４１および４３のカウント値が偶数か奇数かがタイミン グ制御回路１９内にあって水平および垂直同期パルスのタイミングに使用される 分周用計数器からのカウント値のそれと一致するかしないかによって、メモリ１ ０の読出しを選択的に可能とすることにより最も手取り早く行なうことができる 。デジタＩし的に発生される画像ビデオ表示には普通はフィールド飛越しは採用 されないが、それが採用される場合には、計数器４１に対する線走査周波数多ロ ックは双子パルスとすることができ、その各パルスは、計数器４１が計数ごとに １でなく２づつ増分変化させられるように線走査期間当り１回づつ発生する。そ のときは、葦だ１つおきのフィールドの線が１本少ないことを補償するだめに、 フィールド走査問の１つおきの期間ごとに計数器４１に１個の付加的な線走査周 波数クロックパルスを供給する手段も設けられる。

回路５０は、メモリｌｏが極座標でアドレスされる形式のものであるとして、Ｘ 、Ｘ座標をこのメモＩＪＩＯをアドレスするのに使用する極座標の動径ｒに変換 する。

次に示す式は回路５０で使用される普通の基本的な変換次に説明する過程によっ て、ｘ２　＋　ｙ２は（２ｎ−１）ビット・レジスタ５１中に累加されて読取り 専用メモリ（ＲＯＭ　）５２に対するｒ２人力にされる。ＲＯＭ５２は平方根の ルックアップ・テーブルを記憶しておりｒ２に応じて根座標ｒを供給する。

Ｘ２とｙ２の累加は次の２項定理の式を基礎とするもので、この式中、２は変数 Ｘかｙを一般的に表わしている。

（Ｚ＋１）　−Ｚ　＋２２＋１　・・・・・・・・・・・　（２）これから、普 通の代数の規則によ９次の関係が得られる。

（Ｘ＋１　）　”＋ｙ２＝（ｘ”＋ｙ２）＋（２Ｘ＋１　）　・・・・・・・　 （３）Ｘ２＋（、Ｙ＋１　）”＝（Ｘ”＋、７”）＋（２，Ｙ＋１）　・・・・ ・・・　（４）ｒ２−Ｘ２＋ｙ２レジスタ５１の最初の内容は２倍の２２ｎまた （２ｎ＋１） は２　であるべきであり、すなわち点３３に関しＸ２とｙ２の和である。これは 、低パルス繰返し率開始パルスに応じて（２ｎ＋１　）ビット・レジスタ５１を すべて“○“にリセットすることで用意され、これはオーバフロー・カウントが ２（２ｎ＋１）であることを表わしている。

その後、レジスタ５１の２の補数出力がクロックされて出力し、ゲート５５の一 方の入力が受入れる線走査周波数クロックまたはピクセル走査周波数クロックの 何れかに応じたＯＲゲート５５の出力から供給される各レジスタ・クロックパル スに応じてマルチプレクサ５３の２の補数出力に加算され、この２の補数の加算 結果はレジスタ５１の内容を更新するのに使用される。マルチプレクサ５３は、 レジスタ５１がピクセル走査周波数クロツクハｌレスカラ取出されたレジスタ・ クロックパルスニヨってクロック制御される期間中、その出力として（２Ｘ＋１ 　）、項に相当する入力を選択するように構成されている。この項は、フリップ フロップ４４のＱ出力ビットに各々対応するｎ個の上位ビットと、計数器４３の ｎビット出力に対応するｎ個の下位ビットと、常に１１″である最下位ヒツトよ り成るものである。マルチプレクサ５３は、レジスタ５１が線走査周波数クロッ クパルスから取出されたレジスタ・クロックパルスでクロックされる期間中、そ の出力として（２ｙ＋１　）項に相当する入力を選択するように構成されている 。この項は、それぞれフリップフロップ４２のＱ出力ビットに対応するｎ個の上 位ビットと計数器４１のｎビット出力に対応するｎ個の下位ビットと常時″１“ である最下位ビットとより成るものである。

これら２の補数の両頂のｎ個の上位ビットがすべて“Ｏ′であることはそれが正 であることを示している。その様な場合、ｎ個の下位ビットは（２Ｘ＋１　）の ２Ｘと（２ｙ＋１）の２ｙとに相当し、＃ｌ＃である最下位ビットは、２Ｘと２ ｙに１を加算する。一方、これら２の補数の両頂のｎ個の下位ビットがすべて＃ ｌ＃であることはそれらが負であることを示している。その場合には、残りのビ ットは（２Ｘ＋１　’）の補数および（Ｑ＋１　）の補数に、すなわち２ｎから 差引かれた両頂に対応する。

正方形３２の周縁と表示器の周縁とが一致する場合にはマルチプレクサ５３は水 平リトレース期間中に発生するパルスによって制御される。このパルスが存在し ないときは、計数器４３の出力がマルチプレクサ５３によりその出力として選択 され、そうでないときは計数器４１の出力がその出力として選択される。他の場 合には、マ８ スによってリセットされて計数器４３の出力を自己の出力として選択する。

回路６０は、ｘ、ｙ座標を回転されない画像の角座標ψに変換し、この角座標重 にはプログラム可能な画像回転φが加算されて、メモリーＯを前と同じく極座標 でアドレスされる形式のものとすれば、このメモリー０をアドレスするために使 用する極座標の回転された画像の角座標θを発生する。

回転されない画像のサンプル点が載っている半分の面を表わしている甲の最上位 ビットは走査発生器４０の極性付ビットフリップフロップ４２から直接に得られ る。

ψの上から２番目のビットは、甲の最上位と共に１ｔが含まれる象限を表わすも のであるが、走査発生器４０のフリップフロップ４２と４４の両出力が供給され る排他的ＯＲゲート６８の出力に発生する。ψの下位ビットは、要約すれば、ｌ ｙｌ／ｌｘｌの逆正接として発生する。ＩＹＭ／ＩＸＩの商は、１．Ｙｌ／ＩＸ Ｉが７／４の奇数倍の周囲を除いて急速に変化する限り、Ｏおよび７ｒ／を含む “／２の倍数に近接しま た角度を決定する場合に充分な正確さを維持するために、極めて長いレジスタを 必要とする。対数を使用して積算の過程を行なえば、ｌＶ＋／ＩＸＩ値の範囲の 比較が得られ割算が容易になる。

最上位ピッ）　（ＭＳＢ）を抑圧した２の補数であるｌｙｌのより大きな値に対 して良い近似を発生させるには、計数器４１のｙ出力を、それぞれフリップフロ ップ４２のＱ出力（ＭＳＢ）を第２人力として受入れる排他的ＯＲゲートの第１ 配列６１に第１入力として印加する。排他的ＯＲゲート配列６１の出力は普通の ２進数ｌｙｌの近似である。排他的ＯＲゲートの第２配列６２の出力は、同様に 、計数器４３の出力とフリップフロップ４４のＱ出力（ＭＳＢ）から取出された 入力に応じて、ＩＸＩのより大きな値に対する良い近似となる。メモリ１０が原 点ｒ＝。

に近接したｒ座標を持つ位置に情報を記憶しているときは、排他的ＯＲゲートの 配列６１と６２の出力にフリップフロップ４２と４４のＱ出力を加えて１．Ｙｌ とＩＸＩを正確に得ることができる。

ＲＯＭ６３は排他的ＯＲゲートの配列６１のｎ個の並列ビット出力に応動して底 を２とするその対数を供給し、またＲＯＭ６４は排他的ＯＲゲートの配列６２の ｎ個の並列ビット出力に応答して底を２とするその逆数の対数を供給する。これ らの対数は加算器６５で加算されて、ＲＯＭ６６に入力として印加される１、５ ’ｌ／ＩＸＩの対数となる。

ＲＯＭ６６は、その入力の逆対数（真数）の逆正接を供給して、表示象限に応じ て、ψ＝　ｔａｎ　（ｌｙｌ／ｌｘｌ　）またはその補数を発生する。排他的Ｏ Ｒゲートの配列６９は排他的ＯＲゲート６８からその第１入力に印加される象限 表示とそれらの第２人力に供給されるＲ、０Ｍ６６の出力とに応動して、回転さ れない画像の極座標ψを供給する。このψは加算器６７中で、画像が回転させら れるべき角度φと加え合わされる。この加算によって、メモリｌｏの記憶装置が 極座標より成る表示画像情報を保持しているとして、このメモリ１０をアドレス するのにその整数部が使用される極座標θが発生する。

フリップフロップ４２と４３から供給されるＸ％ｙ信号の最上位ビットの値によ って計数器４１と４３のＸ、ｙ信号をコート化する排他的ＯＲゲート配列６１と ６２の使用、およびカスケード接続され７’（ＲＯＭ６３．６４および６６の出 力信号を復号する排他的ＯＲゲート配列６９の使用によって、ＲＯＭの大きさが 小さくなる一第４図の構成はメモリの大きさがこうして小さくなる原理を示して いる。第４図において、第３図のＸまたはｙ信号に対応する８ビツト入力信号は 排他的ＯＲゲート配列６１または６２に対応する排他的○Ｒゲー１−８１〜８７ によってコード化される。カスケード接続されたＲＯＭ６３．６４および６６に 対応するデジタル・メモリ８ｏは排他的○Ｒゲー１−１３１〜８７によりアドレ スされて出力信号を発生し、この出力信号は排他的ＯＲゲー）９１〜９７によっ て復号される。排他的ＯＲゲート９１〜９７は第３図における排他的ＯＲゲート 配列６９に対応するものである。

第４図の構成において、８ビツト・入力信号のうちの７個の低位ビット２〜２と 最下位ビットは７個の排他的ＯＲゲート８７〜８１の各入力に供給される。この 入力信号の最上位ビット（ＭＳＢ）は７個の排他的ＯＲゲート８７〜８１の各第 ２人力に供給される。排他的ＯＲゲート８７〜８１の出力はデシタｌし・メモ１ Ｊ８０の７個のアドレス入力ａ６〜ａｏに結合されている。メモリ８００７個の 出力ｂ６〜ｂｏは排他的ＯＲゲート９７〜９１の各別の入力に結合されている。

入力信号のＭＳＢは排他的ＯＲゲート９７〜９１の第２人力に供給され゛る。処 理を受けだ出力信号の７個の低位出力ビット２〜２およびＬＳＢは排他的ＯＲゲ ート９７〜９１の出力に発生する。この実施例においては、低位ビットが受ける メモリ・アクセス遅延させることが必要になる。

第゛４図の実施例の動作は第５図と第６図の表に例示されている。これらの表は 、４ビット信号に対するこの発明の処理器の原理を示すもので、これらは第３図 と第４図の構成にも同様に適用することができる。

第５図において、「２進データ入力」と標記した表は４ビット入力信号のダイナ ミック範囲用の２進語とその対応１０進値を示している。このダイナミック範囲 は、最小値のｏｏｏｏすなわち１０進値０から最大値の１１１１すなわち１０進 値１５までに亘っている。この範囲は１６個のレベルを除外するように見える。

第５図の「メモリアドレス」と標記された中央の表に示された破線枠は、線形の 単一変換特性に対してメモリカ記憶シているデータを含んでいる。このメモ１Ｊ ｌｄＬ。

〜Ｌ７で示される８個のアドレス可能なメモリ位置を持っている。各アドレス位 置には３個のビットが記憶されている。線形の単一変換特性に対しては、各メモ リ位置に記憶されているデジタルデータはその位置のデジタルアドレスと同じで ある。たとえば、デジタルアドレス語１０１によってメモリ位置Ｌ５をアドレス すると、メモリで生成されるデシタｌし語は１ｏ１ｆある。

単一の変換に対しては、処理を受けた出力信号値は入力信号値と同一である。た とえば、この処理器への入力信号の値が０１０１すなわち１ｏ進値５であるとす る。最上位ピッ）（ＭＳＢ）の０は下位ビット１、○、および１と排他的○Ｒ処 理を受けてメモリのアドレスが作られる。

このＭＳＢｏ　の排他的ＯＲ処理はアドレスピッ）１０１の値を変化させない。

これらのアドレスビットはメモリの位置Ｌ５を選出し、出力ピッ）１０１を発生 する。これらの出力ビットはＭＳＢのＯと排他的ＯＲ処理を受けて、この例では １０１である出力信号の下位ビットを発生する。

このＭ　Ｓ　Ｂは直接に出力へ通過させられて、完全な出力語０１０１となる。

次に、処理器に対する入力信号が、このダイナミック範囲の上半部で１０進値８ 〜１５を含む値を持っているものとする。もしこの入力信号がたとえばｌＯ進価 値１３ある値１１０１を持っているとすれば、ＭＳＢ　ｌ　は下位ピッ）１０１ と排他的ＯＲ処理される。この排他的ＯＲ操作によって、メモリ位置Ｌ２をアド レスする、メモリの０１０のアドレスが発生する。位置Ｌ２に記憶されているデ ータ語０１０がメモリの出力に生ずる。このＣｌｌ０ビツトばＭＳＢの１と排他 的ＯＲ処理されて出力信号の３個の下位ビットこの例では１０１を発生する。こ のＭ　Ｓ　Ｂは直接出力側に通過して完全な出力語である１１ｏ１を作る。

第５図は、第３図および第４図に示された構成が、２Ｎ　ｌ（Ｎｇの容量を有す るメモリでその対称的な変換特性の全ダイナミック範囲に亘って入力信号を処理 することを示している。第５図の例では、Ｎは４に等しく、従って４Ｎ−１（Ｎ −１）は破線枠に囲まれた２４個のビットによって示されるように８（３）　＝ 　２４に等しい。第４図では、８ビツト入力に対してＮ＝８であれば出力信号２ ト”（Ｎ−１）ば８９６に等しく、これはコード化および復号を行なわない８ビ ツト語に必要とする２０４８ビツトのメモリに比べて必要とするデータ記憶が改 善されたことを示している。

第６図は、４ビツトの入力信号が利得１で４ビツトの出力信号に変換されること を示す。第５図の表と同様な表を示している。第６図の表は、入力信号とＲＡＭ データが第３図のＸ、ｙと同様に２の補数で示されている。第６図の「データ入 力」表は、中央の値０がら正に増大および負に減少する値を持っている。この２ の補数式表記法は、信号の合成および処理時に数字系の中央にある〇の位置がレ ジスタのオーパフロウおよびアンダフロウを減少させるので、多くの場合都合が 良い。２の補数信号に対して、正の信号値に相当するデータ語は破線枠で囲んだ ようにメモリ中に記憶される。この数字系の下半部における負の１０進値語は入 力の排他的ＯＲゲートで変換され、メモリの出力で再び変換されて、第５図の２ 進範囲の上半部に対する場合と同様に、記憶されているデータ語を全信号範囲に わたって利用する。

第５図の「メモリ位置」列に示されているメモリアドレスの順番は、Ｏから７の １０進入力信号値に対してＬｏ。

Ｌｌ・・・・ＬＯ、Ｌｌの順に進み、次に８から１５までのｌＯ進入力信号値に 対してＬｌ、ＬＯ・・・・Ｌｌ、ＬＯという逆の順番で進むことが判る。第４図 の排他的ＯＲゲートに印加されるＭＳＢを、破線で描いたインバータ８８と９８ での順番は第６図の「メモリ位置」列に示されたメモリ位置順序と同じである。

排他的ＯＲゲートの入力でＭＳＢを反転させると、供給される入力信号のダイナ ミック範囲を通じてメモリ８０が相補的な順序でアドレスされるようにすること ができる。これと同じ原理は第６図のアトｖｙ、オよびデータ表にも適用するこ とができる。メモリ中に記憶されている同じデータ・テープｌしによシ動作をし ながら、入力または出力排他的ＯＲゲートに印加されるＭＳＢを選択的に反転さ せることによって処理器の変換特性を反転させることも可能である。もしこのＭ ＳＢが入力語から出力語へ反転され、そしてこのＭＳＢが反転された形で入力排 他的ＯＲゲート８１〜８７または出力排他的ＯＲゲー）９１〜９７に印加される と、処理器の変換応答特性が反転されることになる。この特徴は、処理器を２進 信号形またはオフセットされた２の補数信号形の何れかで使用する場合に適用で きる。

第３図のＲＯＭ６３および６４は、１１ビツトの入力と８ビツトの出力を有する 普通の大きさの２個゛の素子ＲＯＭで構成されており、それぞれ９ビツトのＸと ｙに応動して１６ビツトの対数を供給する。ＲＯＭａ　６はこの大きさの素子Ｒ ＯＭを４個使用して構成されており、加算器６５の出力の１２個の上位ビットに 応動して１６ビツトの解像度でθを供給する。こうして、簡単な加算器６５に加 えて°、この大きさの８個の素子ＲＯＭを使用することにより、Ｘとｙから直接 にθのテープｌし・ルックアップラスる場合のようにこの大きさのＲＯＭを６４ 個も必要とすることなく、１６ビツトの解像度のθ計算を行なうことができる。

第７図は、０くψく（ン、）に次の関係を利用して０≦ψ≦（π−２）ではなく ０≦！≦（′７．）を記憶するＲＯＭ７１で第３図のＲＯＭ６６を置換する方法 を示している。

これで、逆正接のルックアップにＲＯＭに対する入力の数が半分になる。

デジタフし比較器７２は、排他的ＯＲゲート配列６１からのｎ個の並列ビット出 力を排他的ＯＲゲート配列６２からのｎ個の並列ビット出力と比較して、前者が 後者よりも小さいときＯ出力を発生しその他の場合は１を出力する。この出力と 排他的ＯＲゲート６Ｂの出力とは別の排他的ＯＲゲート７Ｂへ入力として供給さ れる。ゲート７日の出力はψの３番目の上位ビットとして使用されて。

ＲＯＭ７１中の各位置に記憶されているビットの数を１個減らし、ＲＯＭ６６に よって与えられる正確さを維持する。

比較器７２の出力はまたマｌレチプレクサＴ７３と７４に対し制御信号としてお よび排他的ＯＲゲート配列７５のそれぞれに対して第１入力として供給される。

これらの排他的ＯＲゲートは、ＲＯＭ７１からの出力の各ビットを第２人力とし て受入れ、その第１人力がＯのときは出力として上記のビットを再生しまた第１ 人力が１のときは出力として上記ビットの補数を生ずる。比較器７２のＯ出力は 、排他的ＯＲゲートの配列６１と６２の出力をそれぞれＲＯＭ６３’と６４′に 印加するようにマルチプレクサ７３と７４に指示し、排他的ＯＲゲート配列７５ は補数化することな（ＲＯＭ７１の出力を通過させψの下位ビットを供給する。

比較器７２の１出力は、マルチプレクサ７３と７４に指示して排他的ＯＲゲート 配列６１と６２の出力をそれぞれＲＯＭａ　４’と６３′に印加させ、また排他 的ＯＲゲート配列７５はＲＯＭ７１の出力を補数化して出力し！の下位ビットを 供給する。

第３図または第７図の回路は、ＲＯＭ６４または６４′をｙの逆数の対数でなく ｙの対数を供給するＲＯＭで置換し、加算器６５をＲＯＭ６３または６３′　の 出力とｙに応答する上記ＲＯＭの出力と線形合成する減算回路で置換した形に変 形することもできる。更に、別の変形として、マルチプレクサ７３ｔたは７４の Ｘ１ｙ出力を対数ルックアップ・テーブルとして使用する同−ＲＯＭに対スル入 力として交互に使用し、この交互に供給されるＲＯＭの出力を減算器が合成して （１０ｇ２Ｖ−工○ｇ２’ｘ　）の逆対数の逆正接を７レツクアツプするだめに 使用されるＲＯＭ６６または７１に対する入力を発生するように、改変すること もできる。

上述した走査変換法で発生されたｒおよびθ座標は、それぞれ、「整数部」また は「基数（モジュラス）」すなわ゛チソの座標のビットのうちメモリのアドレス に使用される上位ビットと、「分数部」または「剰余」すなわちその座標のビッ トのうちメモリのアドレスに使用されない下位ビットとを持っている。これらの 座標の上記剰余である分数ｒと分数θは単純に無視で曇るが、これらを、メモリ 中のグループ状に相隣接する４個の位置の各々の間における２次元補間を制御す るために使用すると、ラスク走査型表示中の空間的量子化効果を事実上−掃でき ることが判った。上記の不都合な効果は、たとえば斜の線が階段状に現われるよ うな現象であるが、記憶されている画像の被サンプ７し点が表示されるピクセル の中心を正しく表示しないことによって生ずるものである。

２次元補間は、表示ラスク中で走査される各ピクセルに対してメモリ中の４個の 隣接位置の各々を逐次ポーリングすることによって行なうことができる。或いは 、３個の補助メモリを用い、画像を座標の１段階だけ一方向にまたは他の方向に 或いは両方向に偏位させるようにして、４個のメモリを重複使用し、表示ラスタ 中の走査される各ピクセル毎にこの４個のメモリを並列に読出しかつそれらの出 力を総合することもできる。これら２つの方法のうち最初の方法では動作時のビ デオ周ｆｌ数が高くなる。２番目の方法ではメモリの大きさが４倍になろうこの メモリの大きさが４倍になる。このメモリの大キさの増大ぼ、シフトされたアド レスを持つ複製ブータラＥ憶するためで、これは大きさの増大されない１個のメ モリから２次元線形補間用の４つの情報片を並列に取出す方法を探し出さねばな らないことになる。

第８図はその様な探索の結果を示している。メモリ１０は４個の部分１０ａ、ｌ ｏｂ、１００およびｌＯａ［区分されている。これらの各部分はマルチプレクサ １００を介して並列に読出され、２次元線形補間回路９０に４個の情報ビットを 同時に並列に供給する。ｒと０の整数部、　ｉｎｔ　ｒ　ト１ｎｔθの最下位ビ ットはこのマルチプレクサを制御する。このビットは、対象とするメモリ中の４ 個の隣接位置より成る正方形配列中の左に奇数または偶数列アドレスがあるか、 およびその正方形配列中の最上部が奇数または偶数行アドレスかに従って、メモ リをアクセスする。ｉｎｔ　ｒと１−ｎｔθの最下位ビットがどちらもＯである ような成る正方形配列の場合には上記の区分されたメモリはｒとθで同様にアド レスされる。

１行分下側にずれた４個の隣接メモリ位置の正方形の場合には、最低性は最上部 よりも１つ高い行アドレスになるべきである。これは、ｒ座標の整数部の最下位 ビットを、区分されたメモリ１００と１０（ｉの行アドレスに直接使用されるｒ 座標の整数部の上位ビ゛ットに加算する作用をする加算器１８１の出力によって 、区分メモリ１０ａと１０ｂの行アドレスによって行なわれる。

右側へ１列分ずれた４個の隣接メモリ位置から成る正方形の場合には、最も右側 の列は最も左側の列よりも１つ高い列アドレスをとるべきである。これは、θ座 標の整数部の最下位ビットを、区分メモＩＪ　１０　ｂと１０６の列アドレスに 直接使用されるＯ座標の整数部の最上位ビットに加算する加算器１８２の出力に よって、区分メモリｌｏａとｌＯｃの列アドレスをすることによって行なわれる 。

各ピクセルがラスク走査されるにつれて、その時アドレスされているメモリ中の ４個の隣接位置は、補間回路９０内での２次元線形補間のために左上部、右上部 、左下および右下部の情報を供給する。この補間はたとえば第８図に示されるよ うにして実行される。左下部の点の走査強度情報を信号合成回路１９１内で右下 部の点の走査強度情報から減算し、その差にデジタル乗算器１９２内において適 当な座標の分数剰余を乗算して増倍し、それを信号合成回路１９３中で元の左下 走査強度情報に加算して第１の中間補間出力を得る。右上部と左上部の走査強度 情報は、信号合成回路１９４、デジタル・マルチプレクサ１９５および信号合成 回路９６を使用して上記と同様に右下部および左下部の走査強度情報と合成され て、信号合成回路１９６の出力から第２の中間補間出力を供給する。この第２の 中間補間出力を信号合成回路９７中において第１の中間補間出力から減算し、得 られた差にデジタル乗算器９８中で他の座標の剰余を乗算して増倍し、信号合成 回路上９９中で元の第２中間補間出力に加算することにより、デジタル−アナロ グ変換器１１に入力として供給される最終補間出力が得られる。

デジタル方式の設計分野における熟練者は上述の開示内容を知ることによって、 この明細書に続いて示された請求の範囲中に広義に記述されたこの発明の多くの 他の実施例を設計することが可能になる筈であり、従ってこれらの請求の範囲に よって定義されるこの発明の範囲は広範に解釈されるべきである。たとえば、Ｒ Ｏｌｖｌから第１変数の単純な非線形関数のテーブル・ルックアップをする前に 対数計算を行なう意図がない場合は、ＲＯｌｖｌをアドレスする第２の従属変数 を第１変数の根または亨として計算により展用することが望ましい。また別の例 として、ｋを定数として第２の変数を第１変数の工○ｇ２にとすることもできる 。更に別の例として、第１変数の軍の多項式として表わした第２変数に応動する ＲＯ，Ｍの出力として、第１変数の成るＷ純な非線形関数を取出すこともできる 。

）ＸＩ　図 オフ図 才８図 、、ｌｋ終柚°ＩＩＶ六りかる １）議　謡　審　親　牛 第１頁の続き 優先権主張　＠１９８１年８月３１日■米国（ＵＳ）■２９８２６９ ＠１９８１年１１月６日■米国（ＵＳ）■３１９０９０ ＠発明者　アカンポラ・アルフオンス アメリカ合衆国ニューヨークリ・旧０３１４スタチン・アイランド・ドーソン・ サークル５６ ０発　明　者　レイトマイヤ・グレン・アーサーアメリカ合衆国ニュージャージ 州０８６３８トレントン・メテクンク・ドライブ３

Claims (1)

1. 【特許請求の範囲】 ／　それぞれがＮ番目の最上位ビットと（Ｎ−１）個の下位ヒツトとを有するＮ ビット語のデジタル入カ信ｔの信号源を含むデジタル信号処理方式における、デ ジタル信号変換回路であって、 アドレス入力とＭビットの出力信号を発生するデータ出力とを有する、デジタル 信号のテーブルを記憶するデジタルメモリと、 上記テシタル入力信号源と上記デジタルメモリのアドレス入力との間に結合され ていて上記下位ビットのそれぞれと上記最上位ビットとを合成するコード化手段 と、上記デジタルメモリのデータ出力に結合された入力を有し上記メモリの上記 Ｍ出力ビットのそれぞれを上記最上位ビットと合成して処理された出力信号を発 生する復号手段と、を具備するデジタｌし信号変換面路。 認　上記コード化手段が、それぞれ、上記デジタＩし入力信号の上記Ｎ番目のビ ットに応動する第１入カと、上記デンタル入力信号中の上記Ｎ番目のビット以外 のビットに応動する第２人力と、上記デジタルメモリの上記アドレス入力に結合 された出力とを有する複数個の排他的ＯＲゲートより成シ、上記復号手段が、そ れぞれ、上記デジタルメモリの出力に結合された第１人力と、上記デジタル入力 信号の上記Ｎ番目のビットを受入れるように結合された第２人力と、上記処理さ れた出力信号のビットが生成される出力とを有する複数個の排他的ＯＲゲートよ 構成る、請求の範囲１の構成。 ３　上記コード化手段の排他的ＯＲゲートの数が（Ｎ−１）に等しく、上記復号 手段の排他的○Ｒゲートの数が（Ｎ−１）に等しく、上記デジタルメモリの大き さが２Ｎ”（Ｎ−１）に等しい、請求の範囲２ｂ構成。 グ　上記デジタル入力信号の上記最上位ビットを上記復号手段の処理された出力 信号と合成してＮビット語の変換された出力信号を発生する信号組合せ手段を有 する、請求の範囲１．２または３の何れかの構成。 よ　ラスタ走査を表わすＸ、ｙ直交デカルト座標であって、ｙ座標はラスタ走査 の各フィールド中における走査線を０と負および正の数によって順番に表わし、 Ｘ座標は各走査線中の画素をＯと負および正の数によって順番に表わし、共に０ のＸ、ｙ座標によってそのラスタ走査のＯ動径座標点を決定するような両座標め 一時的な並列出力を供給する手段と；計算された極座標ラスタ走査の動径座標の ２乗を記憶する出力レシスタと逼上記出力レジスタの内容を上記ラスタ走査の最 初の点の動径座標の２乗で始まるようにする手段と；Ｘ座標の各変化に応じてそ の変化を２倍にする手段と、これに伴ってこの変化の２倍値と１と上記出力レジ スタの内容とのサイン付き加算を行なって上記出力レジスタの内容を更新する手 段と；ｙ座標の各変化に応じてこの変化を２倍にする手段と；これに伴ってこの 変化の２倍値と１と上記出力レジスタの内容とのサイン付き加算を行なって上記 出力レシスタの内容を更新する手段と；を具備する極座標ラスタ走査の動径座標 の２乗を計算するだめの装置。 乙　上記動径座標の２乗の少なくとも１部が供給される入力とその動径座標の関 数を供給する出力とを有する読取り専用メモリが組合わされていることを特徴と する請求の範囲５に記載の装置。 ７　上記出力レシスタの内容の少なくとも１部に応動して記憶中から上記動径座 標を出力信号として供給する読取シ専用メモリを請求の範囲５に記載の装置に付 加して構成されたことを特徴とする、極座標ラスタ走査の動径座標を計算するだ めの装置。 と　デカルト座標で表わしだ回転されないラスタ走査表示を偏角座標と直交座標 で表わしだ回転されないラスタ表示に変換する手段を含み、偏角座標と動径座標 のようにこの偏角座標と直交する座標とによるラスタ走査の表示を発生する手段 と、各続出しサイクルの期間にメモリアドレスのために供給される上記偏角座標 およびこれに直交する座標の基数または整数部に応動して、上記偏角座標と動径 座標の上記基数または整数部に在る複数第１点、所定の向きに１だけ変更された 上記偏角および直交する座標のうちの１つの基数または整数部および上記偏角お よび直交する座標の上記１つ以外のもの！上記基数または整数部に在る複数第２ 点、上記所定の向きに１だけ変更された上記偏角および直交する座標の上記１つ 以外のもの一上記基数または整数部および上記偏角および直交する座標のうちの 上記１つの基数まだは整数部に在る複数第３点、およびそれぞれ上記所定の向き に１だけ変更された上記偏角および直交する座標の上記基数または整数部に在る 複数第４点の順次連続するものに関するデータを供給する画像メモリ手段と；上 記データ間の２次元補間を与える手段と：を具備し、上記データ間の２次元補間 を与える手段は、上記偏角および直交する座標のうちの１つの剰余または分数部 に従って相連続する第１点と第２点の対に関するデータ間の第１線形補間を行な って第１中間補間出力流を得る手段と、上記偏角および直交する座標のうちの１ つの剰余または分数部に従って相連続する第３点と第４点の対に関するデータ間 の第２線形補間を行なって第２中間補間出力流を得る手段と；上記偏角および直 交する座標の上記１つ以外のもの！剰余または分数部に従い同時に供給される第 １と第２の中間補間出力間の第３線形補間を行って連続するビデオ信号サンプル の流れを得る手段と；を有することを特徴とする、ファントム・ラスタ発生装置 。 ２　偏角およびこれに直交する座標によるラスタ走査の表示を発生する上記手段 は、デカルト座標で表わした回転されないラスタ走査の表示を偏角およびこれに 直交する座標で表わした回転されないラスタ走査の表示に変換する手段に加えて 、上記偏角座標に対しプログラム可能な偏位の線形組合せを行なう手段を有する ことを特徴とする請求の範囲８に記載のファントム・ラスタ発生装置。 ｎ　偏角およびこれに直交する座標によるラスタ走査の表示を発生する手段は、 デカルト座標による回転されないラスタ走査の表示を偏角およびこれに直交する 座標による回転されないラスタ走査の表示に変換する手段に加えて、上記直交す る座標の関数として上記偏角座標に偏位を線形組合せする手段を有することを特 徴とする請求の範囲８に記載のファントム・ラスタ発生装置。 ／／　各読出しサイクルの期間にメモリアドレスとして印加される偏角座標と動 径座標のようにこの偏角座標に直交する座標との基数または整数部に応じて、上 記偏角および動径座標の基数または整数部に在る複数の第１点、所定の向きに１ だけ変更された上記偏角およびこれに直交する座標のうちの１つの上記基数また は整数部におよび上記偏角およびそれに直交する座標のうちの他方の上記基数ま だは整数部に在る複数の第２点、上記所定の向きに１だけ変更された上記偏角お よびそれに直交する座標の上記他方の上記基数または整数部および上記偏角およ びそれに直交する座標の１つの上記基数または整数部に在る複数の第３点、およ び上記所定の向きに各々１だけ変更された上記偏角およびそれに直交する座標の 上記基数または整数部に在る複数の第４点の相連続するものに関する上記データ を供給する画像メモリ手段と１上記偏角およびそれに直交する座標の剰余または 分数部に応じて、連続して供給される第１、第２、第３および第４点の各粗間の ２次元補間を行なって上記画像メモリ手段に記憶されている画像を表わすビデオ 信号の逐次サンプルを得る手段とを具備するファントム・ラスタ発生装置であっ て、偏角座標および動径座標のような上記偏角座標に直交する座標によるラスタ 走査表示を発生する手段と上記偏角座標に偏位を選択的に合成して上記画像メモ リ手段に印加するだめの偏角座標を発生する手段とを有する、上記画像メモリ手 段をアドレスする偏角座標用発生器を有することを特徴とするファントム・ラス タ発生装置。 ／、２　表示器の書込み期間中に直交デカルト空間座標系の１方の座標の線から 線への走査と他方の座標のピクセルからピクセルへの走査によりラスタ走査され る表示器スクリン上に現れるように画像中の端縁変移部を表わす比較的高振幅解 像度のビデオ信号を発生する装置で、上記画像の端縁変移部は単一のビット捷だ は別の直交空間座標系の整数部で決定される点における少なくとも比較的低振幅 解像度サンプルで定められるものであり；上記の装置は、上記別の空間座標系で 表わした、回転されたファントム・ラスタ走査を表わす第１と第２の座標・・・ ・すなわち上記別の座標系に変換した表示器スクリン上のラスタ走査の少なくと も１部・・・・でそれぞれ整数部と分数部の値を有するもの！対の流れを発生す る手段と：上記第１と第２の座標の整数部によって指定された上記別の空間座標 系中の点における上記画像の低振幅解像度サンプルを重複なしに指定する手段と ；第１と第２の座標の各対の整数部の値に応動して、成る空間的な範囲の隅の部 分を決定する上記側の空間座標系中の４つの点であって、上記第１と第２の座標 の整数部の値によって特定される上記側の空間座標中の位置にある第１点と、１ だけ変更された上記第１の座標の整数部の値と上記第２の座標の整数部の値とに よって特定された位置にある第２点と、上記第１の座標の整数部の値と１だけ変 更された上記第２の座標の整数部の値とにより特定された位置にある第３点と、 それぞれ１だけ変更された上記第１と第２の座標の整数部の値によって特定され た位置にある第４点とに関する低振幅解像度サンプルを選択する手段と；この様 に選択された各４個の低振幅解像度サンプルの組に応動して、選択されたこれら ４個の低振幅解像度サンプルの重み付けした和に事実上等しい上記高振幅解像度 信号の連続するサンプル、上記第１と第２の座標の分数部の補数の情に比例して 重み付けされた第１点に関するサンプル、上記第１の座標の分数部に上記第２の 座標の分数部の補数を乗じた積に比例して重み付けされた第２点に関′するサン プル、上記第１の座標の分数部の補数に上記第２の座標の分数部を乗じた積に比 例して重み付けされた第３点に関するサンプル、および上記第１と第２の座標の 分数部の積に比例して重み付けされた第４点に関するサンプルを発生する手段と ；を有する装置。 ／３　第１変数の非線形関数であって、この関数は上記第１変数の単なる逆対数 ではなく該変数の全域を通じて単調なまたはそれに近い非線形を呈するようなも のであるもの〈テーブル表記された値をルックアップする装置であって、この変 数の対数である２進数でそれぞれアドレスし得る上記表記された値の各々を記憶 するだめの複数の記憶位置を有する第１の読取り専用メモリと、上記第１変数の 対数であって上記第１読取り専用メモリをア）：レスするだめの２進数を発生す る手段とを具備し、上記対数は上記関数を定義する所定の解像度の２進数に要す るビット数が少なくなるようなものであることを特徴とする装置。 ／グ　上記第１読取シ専用メモリをアドレスする数を余生する上記手段は、演算 結果を見出すために逆対数を得る段階まで対数域において行なわれる計算段階を 実行する手段を有する、請求の範囲１３に記載の装置。 ／３　上記第１読取り専用メモリをアドレスする数を発生する上記手段は、商を 見出すだめに逆対数を得る段階まで対数域で行なわれる除算段階を行なう手段を 有することを特徴とする請求の範囲１３に記載の装置。 ／乙　上記第１読取り専用メモリをアドレスする数を発生する上記の手段が、第 ２変数を表わす２進数を発生する手段と、第３変数を表わす２進数を発生する手 段と、第２変数を表わす上記の２進数によってアドレスできてそれらの対数に比 例する各２進数を供給するような第２読取り専用メモリと、第３変数を表わす上 記２進数によってアドレスできてそれらの対数に比例する各２進数を供給する第 ３読取り専用メモリと、上記第２および第３読取シ専用メモリが供給する２進数 を線形合成して上記第１読取り専用メモリのアドレスを行なう手段とを具備する ことを特徴とする請求の範囲１３に記載の組合せ。 ／７　それぞれ第１と第２の変数を表わす２進数であってこの各２進数は整数部 とそれらの少なくとも成るものはそれぞれ非整数部を有するようなもの（相連続 する対を供給する手段と、上記第１と第２の変数の２次元関数の単一ビット２進 数デジタルサンプＩしを記憶するだめの記憶位置を有するメモリと、上記第１と 第２の変数をそれぞれ表わす２進数の各相連続する対の整数部に応答して、上記 メモリから、それらの整数部に等しい第１記憶位置座標と、ｌだけ増加された第 １変数の整数部と第２変数の整数部とにそれぞれ等しい第２記憶位置座標と、第 １変数の整数部と１だけ増加された第２変数の整数部とにそれぞれ等しい第３記 憶位置座標と、１だけ増加された上記第１変数の整数部と１だけ増加された上記 第２変数の整数部とにそれぞれ等しい第４記憶位置座標とにおける上記２次元関 数のデジタルサンプルを取出す手段と、上記第１変数の分数部に従って上記第１ 座標と上記第２座標とにおけるデジタルサンプル間における線形補間による第１ 中間補間出力を得る手段であって、上記第１座標と第２座標とのデジタルサンプ ルが共にＯであることに応じて上記第１中間補間出力として○を選択する手段と 、上記第１座標と第２座標とにおけるデジタルサンプルが共に１であることに応 じて上記第１中間補間出力としてユを選択する手段と、上記第１座標と第２座標 とにおけるデジタルサンプルがそれぞれＯおよび１であることに応じて上記第１ 巾間補間出ガとして上記第１変数の分数部を選択する手段と、上記第１座標と上 記第２座標におけるデジタルサンプルがそれぞれｌと０であることに応じて上記 第１中間補間出力として上記第１変数の分数部の補数を発生する手段とを含む手 段と、上記第１変数の分数部に従って上記第３座標と上記第４座標とにおけるデ ジタルサンプル間における線形補間によって第２中間゛補間出力を得る手段であ って、上記第３座標と上記第４座標とにおけるデジタルサンプルが共にＯである ことに応じて上記第２中間補間出力として０を選択する手段と、上記第３座標と 第４座標とにおけるデジタルサンプルが共に１であることに応じて上記第２中間 補間出力としてｌを選択する手段と、上記第３座標と第４座標とにおけるデジタ ルサンプルがそれぞれ０と１であることに応じて上記第２中間補間出力として上 記第１変数の分数部を選択する手段と、上記第３座標と第４座標とにおけるデジ タルサンプルがそれぞれ１とＯであることに応じて上記第２中間補間出力として 上記第１変数の分数部の補数を発生する手段とを含む手段と、上記第２サンプル の分数部に応じて上記第１と第２の中間補間出力の間の線形補間によって、上記 ２次元関数の補間値である最４１ 終補間出力を得る手段と、を特徴とする組合せ。