JPS5850032B2

JPS5850032B2 - ハンドウタイソウチ

Info

Publication number: JPS5850032B2
Application number: JP47074865A
Authority: JP
Inventors: 信弥大場; 一八男竹本; 征治久保
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1972-07-26
Filing date: 1972-07-26
Publication date: 1983-11-08
Also published as: JPS4933581A

Description

【発明の詳細な説明】本発明は、半導体中の多数キャリアを情報として順次移
送する電荷移送素子に関するものである。

従来の電荷移送素子として代表的な電荷結合素子は、た
とえば第１図に示すような構造となっている。

第１図において、１は導体からなるパルス印加用移送電
極を一般的に示し、４，４’、５，６はこれら電極を個
別的に示すもので、２は二酸化硅素などからなる絶縁膜
、３はシリコンなどの半導体からなる単結晶基板である
。

以下の説明では、半導体基板３はＮ型半導体からなるも
のとするが、以下に述べる動作原理ならびに説明は、半
導体基板３がＰ型半導体の場合にも、電位関係を逆にす
ることによりまったく同様に適用できる。

従来の電荷結合素子の動作原理を簡単に説明する。

第１図において、電極４、５、６、４’に与える
パルス直圧の波高値をそれぞれ、−Ｖｌ、−Ｖ２、Ｖ３
、−Ｖｌとする。

これらの波高値の間に、ｖｌ〈Ｖ２〈Ｖ３の関係がなり
たつときには、印加パルス電圧により厚みの異なる空乏
層に応じて半導体基板３０表表面位は、第１図に点線７
で示したような階段状になる。

第１図に示したような表面電位のもとでは、電極５の真
下に存在する少数キャリアである正孔８は、電位の低い
電極６の下へ移動する。

次にＶ２＜Ｖ３〈Ｖｌとするとまったく同様にして電
極６の下の正孔は電極４′の下に移る。

このような動作をくり返すことにより情報としての少数
キャリアは半導体表面を順次移送されていくのである。

しかしこのような従来の電荷結合素子においては情報と
しての少数キャリアを３相のクロックパルスにより半導
体表面に沿って移送させるため、種々な問題が生ずる。

その主なものを列記する。（１）キャリアは半導体表面
を移動するので、その移動産は一般に半導体内部の約半
分になり、それに応じて移送速度は低下する。

（２）キャリアは半導体表面に存在するトラップなどの
影響を受は易いので、移送効率が低下する。

（３）電極間隙部に表面電位障壁ができる。

（４）３相で駆動するため、駆動系が複雑になり、また
、移送信号（クロックパルス）用配線部に多層配線が必
要となる。

（５）１ビツトの情報に対し３つの移送電極が必要であ
るため、２相で駆動する場合に比べ集積密度が小さく、
消費電力も大きい。

これらの諸問題、特に上記（１）、（２）、および（３
ゆ問題点は電荷結合素子において大きな障害になってい
る。

そこで、主として上は１）、（２）、（３）の問題を解
決するため、本発明者等は、先に第２、第３図に示すよ
うな多数キャリア移送半導体装置を提案した。

（詳細は特願昭４７−３２６５５号参照）本発明の要旨
を明確にするためまず、上記半導体装置について述べる
。

半導体中の多数キャリアを情報として順次移送する半導
体装置は、たとえば第２図に示すような構造となってい
る。

第２図において、１１は導体からなるクロックパルス印
加用移送電極を一般的に示し、１５，１５’、１６，１
７はこれら電極を個別的に示すもので、１２は二酸化硅
素などからなる絶縁膜、１３はシリコンなどからなる薄
い半導体層、１４はサファイアなどの絶縁物基板である
。

第２図を用いて上記の半導体装置の動作原理を簡単に説
明する。

移送電極１５，１６，１７゜１５′に与える移送パルス
の波高値をそれぞれ−Ｖ５、−Ｖ６、−ｖ７、−ｖ、と
する。

イマ、−ｖ５と−ｖ７をある値とし、ｖ６をゼロとする
と、電極１５、１７、１５’の下の半導体層に空乏
層１９が形成され、電極１６の下には空乏層はできない
。

第３図は第２図の構造を上方からみた図を示しているが
、薄い半導体層１３は電荷移送方向に対して直角方向に
関し、半導体層１３とは電気的に絶縁された物質２０に
接しており、半導体層１３は電極の配列方向に沿う細長
い電荷移送路を威している。

また第２図で薄い半導体層１３は、上下方向について絶
縁膜１２と、サファイアなどの絶縁物基板１４とに接し
ている。

したがって、半導体層１３の中に存在する情報としての
多数キャリア１８を電極１６の下に閉じ込めることは可
能である。

次に電極１７に印加されている電圧Ｖ７をゼロにすると
、電極１７の下に存在していた空乏層１９は消滅する。

同時に、電極１６の電圧〜Ｖ６をある値にすると、電極
１６の下の半導体層に空乏層が発生し、したがって電極
１６の下の多数キャリア１８は電極１７の下へ移送され
る。

この時電極１５の下には空乏層１９が存在しているので
、多数キャリア１８は電極１５の下へは移動しない。

以上の動作をくり返すことにより、情報としての多数キ
ャリアは半導体層中を順次移送されるのである。

上記半導体装置では情報として、多数キャリアを半導体
中で移送させるので、キャリアの移動度は表面を移動す
る場合の約２倍になり、また、半導体の表面を使わない
ので、表面に多く存在するトラップなどの影響は受けな
い。

さらに、キャリア（この場合電子）は、電極に印加する
受電位によって反撥される力により移動するので、電極
間隙部には電位障壁は存在せず、キャリア移動はスムー
ズである。

したがって従来の電荷結合素子の問題点として先に述べ
た（１）、（２）、（３）の問題は解決され、従来の電
荷移送素子をしのぐ、性能が著しく向上された電荷移送
装置を得ることができる。

しかし、上記半導体装置は３相のクロックパルスを移送
信号として駆動するので、まだ上記（４）と（５）の問
題が残っており、上記半導体装置の性能をさらに向上す
るためには、２相のクロックパルスで駆動することが望
ましい。

本発明の目的は、上述した問題点を解消し、２相の移送
信号で駆動しつる多数キャリア移送装置を実現すること
である。

上記目的を遠戚するため本発明は、各移送電極の下の薄
い半導体層中に移送電極の配列方向へ多数キャリアの移
動を方向づける内部電位勾配を移送電極への移送電位の
印加に応じて形成する手段を、各移送電極毎に設けたこ
とを特徴とするものである。

本発明によれば、電荷移送装置の集積密度を上げ、消費
電力を低減させることができる。

以下本発明を実施例によって詳細に説明する。

第４図は、本発明の１実施例による多数キャリア移送半
導体装置の断面を示し、例えばサファイアから成る絶縁
基板２４の上にはシリコン等から成るＮ型半導体層２３
が形成されている。

半導体層２３０表面には５ｉ０２の如き絶縁膜２２を介
して横方向に移送電極２１が配列され、各移送電極下の
半導体層表面には多数キャリアの移動を方向づげるため
のＰ型拡散層２９が形成されている。

このＰ型拡散層２９の深さは半導体層２３の厚さよりや
や小さい。

なお、２５〜２８は、移送用クロックパルス信号が印加
される移送電極２１を個別的に示すものである。

第５図は、第４図に示した構造の半導体装置の動作原理
を説明するための図面である。

第４図の電極２５と２７及び２６と２８に印加する２相
クロツクパルスの電圧をそれぞれ−Ｖ８及び−Ｖ９とす
る。

いま−Ｖ８がある値でＶ９がゼロだとすると、電極２５
と２７の下の半導体層２３に空乏層３０および３０′が
生じ、電極２６と２８の下では、Ｐ型拡散層２９の周囲
に薄く空乏層が存在する。

この状態を第５図１に示す。

この時情報としての多数キャリア３１は電極２６の下の
半導体層に閉じ込められる。

次に電極２６と２８の電位−Ｖ９を比較的小さなある
値にすると、Ｐ型拡散層２９の下の空乏層３２および３
２′は基板２４に達する。

そしてＶ８をゼロにすると、電極２５と２７の下の空乏
層３０および３０′は、Ｐ型拡散層２９の下の一部を除
いて消滅する。

この状態を第２図２に示す。このとき、電極２６の下に
閉じ込められていた多数キャリア３１の一部は電極２７
の下へ広がるが、電極２６の下のＰ型拡散層の下には空
乏層３２が存在するため、多数キャリア３１が電極２５
の方へ移ることは決してない。

即ち、多数キャリア３１は、Ｐ型拡散層２９を設けたこ
とにより移送電位の印加に応じて移送電極下に形成され
る内部電位勾配のため、電極配列方向に移動が方向づけ
られる。

さらに−Ｖ９を比較的大きなある値にすると、電極２６
と２８の下の半導体層２３には空乏層３４および３４が
全般に広がるので、電極２６の下にある多数キャリアは
すべて電極２７の下へ押し出される。

この状態を第５図３に示す。以上の動作をくり返すこと
により、情報としての多数キャリアを２相りロックパル
ス信号により順次電極配列方向に沿ってシフトさせるこ
とができる。

本発明においては、２相のクロックパルスで駆動するた
め、（１）駆動系が簡単になり、また移送信号用配線の
多層配線は不要になる。

（２）１ビット当り２電極であるから、集積密度は従来
の１，５倍になる。

（３）１ビット当りの消費電力は従来の６７％に低減で
きる。

（４）１ビット当り２回の電荷転送が必要であるが、１
ビット当り３回の電荷転送を要する３相駆動に比べ、素
子の駆動速度が約１．５倍になる。

など、上記半導体装置の性能を著しく向上させることが
可能となる。

本発明の実施例によれば、第４図に示す構造の電荷移送
装置において、電極２１は厚さ２０００〜５ｏｏｏＡ
のアルミニウム（ＡＩ）、絶縁膜２２は１０００〜１５
００人の二酸化硅素膜（ＳｉＯ２）、半導体層２３は厚
さ２〜３ミクロンで比抵抗が約２Ω・備のＮ型シリコン
、基板２４はサファイア（α−Ａ１２０３）でそれ
ぞれ形成され、またＰ型拡散層２９は、表面濃度が１０
２０ＣｒｆＬ−３、拡散深さが約１ミクロンになるよう
に、ボロン（Ｂ）のイオン打ち込み法により形成された
。

以上の実施例では、基板としてサファイアを用いたが、
上記薄い半導体層と電気的に絶縁された物質であれば何
を用いてもよくその他の絶縁物基板として、スピネル（
Ａ１２０３・Ｍｇ０）や二酸化硅素（ＳｉＯ２）が考え
られ、また、上記絶縁物基板以外に、薄い半導体層と導
電型の異なる半導体や、ヘテロ接合を生ずる他の半導体
を用いても、多数キャリアは基板の方へ流出しないので
、本発明の原理に何ら支障は来たさない。

また、上記実施例ではＮ型の薄い半導体層を用いたが、
Ｐ型の半導体層を用いても電位関係を逆にすることによ
り、本発明の原理に何ら支障はない。

さらに、薄い半導体層と導電型の易なる拡散層を熱拡散
法により形成してもあるいはその他の方法により形成し
ても本発明の本質は変わらない。

以上説明したごとく本発明による電荷移送装置は、移送
電極を２相の電気信号で駆動できるため、（１）駆動系
が簡単で、多層配線は不要である、（２）集積密度が従
来のものより１．５倍向上する、（３）消費電力が従来
の６７％になる、（４）１ビット当り２回の電荷転送で
よいので、素子の駆動速度が向上する、などの利点を有
し、装置の性能向上に著しい効果のあることがわかる。

また、従来の電荷結合素子に較べ、キャリアの移動度が
太きい、表面に多く存在するトラップなどの影響を受け
ない、電極間隙部の電位障壁は存在しない、などの利点
を有していることはいうまでもない。

【図面の簡単な説明】第１図は従来の電荷結合素子の構造と原理を示す断面図
、第２図は多数キャリア移送装置の構造と多数キャリア
移送の原理とを説明するための断面図、第３図は第２図
の半導体装置の上面図、第４図は本発明の実施例による
電荷移送装置の断面図、第５図は本発明に基づく電荷移
送の原理を説明するための模式的断面図である。１．１１．１５〜１８，１５’、２１，２５〜２８：移
送電極、２，１２，２２：絶縁膜、３：半導体基板、１
３，２３：薄い半導体層、１４゜２４：絶縁物基板、１
９，３０，３２，３３：空乏層、１８，３１：情報とし
ての多数キャリア、２９：薄い半導体層と導電型の異な
る拡散層。

Claims

【特許請求の範囲】

１基板と、該基板から電気的に絶縁されて該基板に設
けられた半導体層と、該半導体層の表面上に絶縁膜を介
して配列され、該半導体層中の多数キャリアが離反する
移送電圧が印加される複数の移送電極とが設けられ、該
移送電極への前記移送電圧の印加に応じて、前記移送電
極の配列方向へ前記多数キャリアの移動を方向づけるた
めに、移送方向後方で深く、移送方向前方で浅い空乏層
を、前記移送電極下の前記半導体層に生ずる手段を、前
記半導体層と反対導電型の不純物導入層を前記半導体層
に複数個設けることによって形成し、もって、前記複数
の移送電極に２相のクロックパルスを印加したとき、前
記多数キャリアが前記半導体層中を前記配列方向に沿っ
て移送されるようにしたことを特徴とする半導体装置。