JPH01293661A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01293661A JPH01293661A JP63126572A JP12657288A JPH01293661A JP H01293661 A JPH01293661 A JP H01293661A JP 63126572 A JP63126572 A JP 63126572A JP 12657288 A JP12657288 A JP 12657288A JP H01293661 A JPH01293661 A JP H01293661A
- Authority
- JP
- Japan
- Prior art keywords
- base
- groove
- layer
- collector
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 238000000926 separation method Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000005192 partition Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に間する。
従来、多数の高耐圧バイポーラトランジスタを同一半導
体基板上に構成するには、比較的厚い（１０〜２５μｍ
）Ｎ型エピタキシャル層をＰ型半導体基板上に設けてい
た。その高耐圧トランジスタの他素子との電気的絶縁は
、Ｐ＋型埋込層３と半導体表面より拡散し形成したＰ＋
型拡散層５をぶつけて、絶縁を確保していた。
体基板上に構成するには、比較的厚い（１０〜２５μｍ
）Ｎ型エピタキシャル層をＰ型半導体基板上に設けてい
た。その高耐圧トランジスタの他素子との電気的絶縁は
、Ｐ＋型埋込層３と半導体表面より拡散し形成したＰ＋
型拡散層５をぶつけて、絶縁を確保していた。
第５図は従来のバイポーラトランジスタの一例の断面図
である。
である。
Ｐ型半導体基板１にＮ＋型埋込層２、Ｐ＋型埋込層３を
設けた後、Ｎ型エピタキシャル層４を堆積する ｐ ′
″型絶縁拡散層５で絶縁分離してＮ型の島領域を形成し
た後、酸化膜６を形成する。通常の方法によりＰ型ベー
ス７、Ｎ＋型のエミッタ８、コレクタコンタクト９、チ
ャネルストッパー１０を形成し電極配線１１を形成する
。
設けた後、Ｎ型エピタキシャル層４を堆積する ｐ ′
″型絶縁拡散層５で絶縁分離してＮ型の島領域を形成し
た後、酸化膜６を形成する。通常の方法によりＰ型ベー
ス７、Ｎ＋型のエミッタ８、コレクタコンタクト９、チ
ャネルストッパー１０を形成し電極配線１１を形成する
。
前述のチャネルストッパーの役割について考案する。
第６図は第５図のＣ部拡大図である。
通常、Ｐ型半導体基板１は最低電位に接続されている。
そして、今、高耐圧パイボーラトランジスタのワースト
バイアス状態として、コレクタ領域４を最高電位に、又
、ベース領域７を最低電位にした時のことを考える。こ
の時、ベース７−絶縁拡散層５間で電気的につながって
いるのを防止できれば問題がな０゜ 上記の様に電圧が印加されたとすると、空乏層が形成さ
れる。第６図で番号２１はベースコレクタ間に形成され
な空乏層の端を、番号２２は半導体基板を含む絶縁拡散
層−コレクタ間に形成された空乏層の端を、番号２３は
Ｎ型エピタキシャル層表面にできた反転層を示す、この
反転層２３は高耐圧トランジスタを得るためエピタキシ
ャル層４の濃度を比較的低く （１０”ａｍ’程度）し
であるためできやすいが、これを抑えるためＮ“型のチ
ャネルストッパー１０を設けてあり、この中では不純物
濃度が高濃度であるなめチャネルが急に止まっている。
バイアス状態として、コレクタ領域４を最高電位に、又
、ベース領域７を最低電位にした時のことを考える。こ
の時、ベース７−絶縁拡散層５間で電気的につながって
いるのを防止できれば問題がな０゜ 上記の様に電圧が印加されたとすると、空乏層が形成さ
れる。第６図で番号２１はベースコレクタ間に形成され
な空乏層の端を、番号２２は半導体基板を含む絶縁拡散
層−コレクタ間に形成された空乏層の端を、番号２３は
Ｎ型エピタキシャル層表面にできた反転層を示す、この
反転層２３は高耐圧トランジスタを得るためエピタキシ
ャル層４の濃度を比較的低く （１０”ａｍ’程度）し
であるためできやすいが、これを抑えるためＮ“型のチ
ャネルストッパー１０を設けてあり、この中では不純物
濃度が高濃度であるなめチャネルが急に止まっている。
以上が高耐圧バイポーラトラジスタのチャネルストッパ
ーの働きであるが、この構造の欠点は、ベース７と絶縁
拡散層５との間の距離が非常に長くなる点にある０例え
ば、６０Ｖ程度の電位を印加した時、エピタキシャル層
４の比抵抗が数Ω・Ｃ程度であれば、拡散の拡がりも考
慮すると、約５０μｍ程度と大きくなる。
ーの働きであるが、この構造の欠点は、ベース７と絶縁
拡散層５との間の距離が非常に長くなる点にある０例え
ば、６０Ｖ程度の電位を印加した時、エピタキシャル層
４の比抵抗が数Ω・Ｃ程度であれば、拡散の拡がりも考
慮すると、約５０μｍ程度と大きくなる。
本発明は、−導電型半導体基板に一導電型絶縁分離層で
分離された逆導電型素子領域が形成され、該素子領域内
にバイポーラトランジスタが形成されている半導体装置
において、前記トランジスタのベースと前記絶縁分離層
との間に溝が形成され、該溝が絶縁物で埋められれこと
により構成される。
分離された逆導電型素子領域が形成され、該素子領域内
にバイポーラトランジスタが形成されている半導体装置
において、前記トランジスタのベースと前記絶縁分離層
との間に溝が形成され、該溝が絶縁物で埋められれこと
により構成される。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。
及びＡ−Ａ’線断面図である。
第５図に示した従来例と同様に、半導体基板１に高耐圧
バイポーラトランジスタを設ける。ただし、本実施例で
は、高耐圧バイポーラトランジスタを電気的に絶縁分離
するための絶縁拡散層５とトランジスタのベース７との
間のコレクタ領域（エピタキシャル層４）に表面から２
本の渭１２を掘り、絶縁物でその溝１２を埋め、その溝
２の間にＮ＋型のチャネルストッパーを設ける。この溝
１２は、ベース７及びコレクタコンタクト９を２本の溝
で取囲んである。
バイポーラトランジスタを設ける。ただし、本実施例で
は、高耐圧バイポーラトランジスタを電気的に絶縁分離
するための絶縁拡散層５とトランジスタのベース７との
間のコレクタ領域（エピタキシャル層４）に表面から２
本の渭１２を掘り、絶縁物でその溝１２を埋め、その溝
２の間にＮ＋型のチャネルストッパーを設ける。この溝
１２は、ベース７及びコレクタコンタクト９を２本の溝
で取囲んである。
第２図は第１図（ｂ）のＢ部拡大図である。
第２図を参照して再び高耐圧バイポーラトランジスタの
ワーストバイアス状態を考えると、ベース−コレクタ間
の空乏層２１は絶縁物で埋っな溝１２ａで止められ、又
、半導体基板１から絶縁拡散層に到る絶縁領域−コレク
タ間の空乏層２２は溝１２ｂで止められる。従って、ベ
ースと絶縁領域が導通してしまうことはない。
ワーストバイアス状態を考えると、ベース−コレクタ間
の空乏層２１は絶縁物で埋っな溝１２ａで止められ、又
、半導体基板１から絶縁拡散層に到る絶縁領域−コレク
タ間の空乏層２２は溝１２ｂで止められる。従って、ベ
ースと絶縁領域が導通してしまうことはない。
ここで、Ｎ＋チャネルストッパー１０は、どちらかの空
乏層が万一、ノイズなどで溝を乗り越えた時、表面にあ
る高濃度の拡散層で空乏層を吸収するものである。
乏層が万一、ノイズなどで溝を乗り越えた時、表面にあ
る高濃度の拡散層で空乏層を吸収するものである。
この様にして、チャネルストッパー１０の両端に渭を形
成すると、コレクタにできる空乏層の途中から区切れる
ことができるので、絶縁拡散Ｊｉ１５とベース７の間の
距離を大幅に小さくすることができ、高集積化に適する
構造となる（６０■印加時で約２０〜３０μｍ）。
成すると、コレクタにできる空乏層の途中から区切れる
ことができるので、絶縁拡散Ｊｉ１５とベース７の間の
距離を大幅に小さくすることができ、高集積化に適する
構造となる（６０■印加時で約２０〜３０μｍ）。
第３図は本発明の第２の実施例の断面図である。
第２の実施例は、Ｎ＋チャネルストッパー１０の片側に
だけ溝１２を埋めた例であり、その他は第１の実施例と
同じである。第２の実施例は第１の実施例と比べ低い電
圧が印加される様な時、または片側しか高電圧が印加さ
れない様な時に有効である。
だけ溝１２を埋めた例であり、その他は第１の実施例と
同じである。第２の実施例は第１の実施例と比べ低い電
圧が印加される様な時、または片側しか高電圧が印加さ
れない様な時に有効である。
第４図は本発明の第３の実施例の断面図である。
第３の実施例は、溝１２を設けることは第２の実施例と
同じであるが、Ｎ＋チャネルストッパー１０を省略して
いる。
同じであるが、Ｎ＋チャネルストッパー１０を省略して
いる。
この場合も比較的低い電圧が印加された場合、または、
比較的半導体基板表面濃度の高い場合に有効である。
比較的半導体基板表面濃度の高い場合に有効である。
また、これらのチャネルストッパー及び溝はベース領域
の周囲を完全に囲む必要はなく、チャネルができる心配
のある所にのみ入れても効果がある。又、本発明は高耐
圧バイポーラで示したが他の素子に対しても有効で、拡
散抵抗ｌＭＯＳトランジスタ等の半導体素子のチャンネ
ルル防止にも適用できる。
の周囲を完全に囲む必要はなく、チャネルができる心配
のある所にのみ入れても効果がある。又、本発明は高耐
圧バイポーラで示したが他の素子に対しても有効で、拡
散抵抗ｌＭＯＳトランジスタ等の半導体素子のチャンネ
ルル防止にも適用できる。
以上説明したように、本発明は、バイポーラトランジス
タを含む集積回路において、素子領域を区画する絶縁拡
散層とベース領域との間に溝を設け、この溝を絶縁物で
埋めてチャネルが形成されるのを抑制する構造にしたの
で、古有面積を小さくし、集積度を向上させる効果があ
る。
タを含む集積回路において、素子領域を区画する絶縁拡
散層とベース領域との間に溝を設け、この溝を絶縁物で
埋めてチャネルが形成されるのを抑制する構造にしたの
で、古有面積を小さくし、集積度を向上させる効果があ
る。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図、第２図は第１図（ｂ）のＢ部拡
大図、第３図は本発明の第２の実施例の断面図、第４図
は本発明の第３の実施例の断面図、第５図は従来のバイ
ポーラトラジスタの一例の断面図、第６図は第５図のＣ
部拡大図である。 １・・・Ｐ型半導体基板、２・・・Ｎ＋型埋込層、３・
・・Ｐ＋型埋込層、４・・・Ｎ型エピタキシャル層、５
・・・Ｐ＋型絶縁拡散層、６・・・酸化膜、７・・・ベ
ース、８・・・エミッタ、９・・・コレクタコンタクト
、１０・・・Ｎ＋チャネルストッパー、１１・・・電極
配線、１２゜１２ａ、１２ｂ−溝、２１．２２・・・空
乏層、２３・・・反転層。
及びＡ−Ａ’線断面図、第２図は第１図（ｂ）のＢ部拡
大図、第３図は本発明の第２の実施例の断面図、第４図
は本発明の第３の実施例の断面図、第５図は従来のバイ
ポーラトラジスタの一例の断面図、第６図は第５図のＣ
部拡大図である。 １・・・Ｐ型半導体基板、２・・・Ｎ＋型埋込層、３・
・・Ｐ＋型埋込層、４・・・Ｎ型エピタキシャル層、５
・・・Ｐ＋型絶縁拡散層、６・・・酸化膜、７・・・ベ
ース、８・・・エミッタ、９・・・コレクタコンタクト
、１０・・・Ｎ＋チャネルストッパー、１１・・・電極
配線、１２゜１２ａ、１２ｂ−溝、２１．２２・・・空
乏層、２３・・・反転層。
Claims (1)
- 一導電型半導体基板に一導電型絶縁分離層で分離され
た逆導電型素子領域が形成され、該素子領域内にバイポ
ーラトランジスタが形成されている半導体装置において
、前記トランジスタのベースと前記絶縁分離層との間に
溝が形成され、該溝が絶縁物で埋められていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126572A JPH01293661A (ja) | 1988-05-23 | 1988-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126572A JPH01293661A (ja) | 1988-05-23 | 1988-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293661A true JPH01293661A (ja) | 1989-11-27 |
Family
ID=14938485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126572A Pending JPH01293661A (ja) | 1988-05-23 | 1988-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293661A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2785090A1 (fr) * | 1998-10-23 | 2000-04-28 | St Microelectronics Sa | Composant de puissance portant des interconnexions |
| JP2003086826A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
| US6831338B1 (en) | 1998-10-19 | 2004-12-14 | Stmicroelectronics S.A. | Power component bearing interconnections |
| CN112768504A (zh) * | 2019-11-05 | 2021-05-07 | 珠海格力电器股份有限公司 | 一种功率半导体器件的终端结构及功率半导体器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559761A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Semiconductor device |
-
1988
- 1988-05-23 JP JP63126572A patent/JPH01293661A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559761A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831338B1 (en) | 1998-10-19 | 2004-12-14 | Stmicroelectronics S.A. | Power component bearing interconnections |
| FR2785090A1 (fr) * | 1998-10-23 | 2000-04-28 | St Microelectronics Sa | Composant de puissance portant des interconnexions |
| WO2000025363A1 (fr) * | 1998-10-23 | 2000-05-04 | Stmicroelectronics S.A. | Composant de puissance portant des interconnexions |
| US6583487B1 (en) | 1998-10-23 | 2003-06-24 | Stmicroelectronics S.A. | Power component bearing interconnections |
| JP2003086826A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
| CN112768504A (zh) * | 2019-11-05 | 2021-05-07 | 珠海格力电器股份有限公司 | 一种功率半导体器件的终端结构及功率半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357614B2 (ja) | ||
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JPH0336311B2 (ja) | ||
| JPS6276645A (ja) | 複合半導体結晶体構造 | |
| KR940022887A (ko) | 절연게이트형 바이폴라 트랜지스터 | |
| JP3582890B2 (ja) | 半導体装置 | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH01293661A (ja) | 半導体装置 | |
| JPH0556667B2 (ja) | ||
| JPH03129764A (ja) | 半導体装置 | |
| JPS63194367A (ja) | 半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP3033372B2 (ja) | 半導体装置 | |
| JPS6230704B2 (ja) | ||
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| JPS6310578B2 (ja) | ||
| JPS62165363A (ja) | 高耐圧パワ−集積回路 | |
| JPH0136711B2 (ja) | ||
| JPH0268949A (ja) | 高耐圧半導体装置 | |
| JPH07114280B2 (ja) | 半導体装置 | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JPS5863177A (ja) | 半導体装置 | |
| JPH03231471A (ja) | 絶縁ゲート電界効果トランジスタ |