JPS58500679A - プレ−ナトランジスタ構造体 - Google Patents
プレ−ナトランジスタ構造体Info
- Publication number
- JPS58500679A JPS58500679A JP57500570A JP50057082A JPS58500679A JP S58500679 A JPS58500679 A JP S58500679A JP 57500570 A JP57500570 A JP 57500570A JP 50057082 A JP50057082 A JP 50057082A JP S58500679 A JPS58500679 A JP S58500679A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- passivation layer
- transistor structure
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001465 metallisation Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
プレーナトランジスタ構造体
公知技術
本発明は特許請求の範囲の上位概念によるプレーナトランジスタ構造体に関する
。この種類のトランジスタ構造は公知であるが、例えば被覆ラッカの分極作用に
より生じる外部の電界により遮断特性曲線の低下を来たすという欠点がある。
発明の効果
特許請求の範囲に示された特徴を有するプレーナトランジスタ構造体はそれに対
して次の利点を有する。
即ち作動中にベース領域の周囲に形成される空間電荷領域が、延在されたエミッ
タ金属化部またはベース金属化部により環状領域の内側に制限され、延在された
金属化部の下で外部の電界から遮蔽される。
実施例の説明
第1図にn−導電形の半導体板が10で示されている。
半導体板10中に上部からP導電形のペース領域11が拡散されている。ペース
領域11に半導体板10の同じ主表面からエミッタ領域12が拡散されている。
このエミッタ領域は計導電形である。半導体板10の上側に不活性化層13が拡
がっており、この不活性化層の種々の位置に接点接続窓が形成されている。エミ
ッタ領域12との接点接続のために金属化部14が設けられている。この金属化
部はEで示されているエミツタ端子を形成する。ペース領域11との接点接続の
ために金属化部15が設けられておシ、この金属化部はBで示されているベース
端子を同時に形成する。Cでコレクタ端子が示されている。
本発明によると半導体板10のn−導電形コレクタ材にはn十導電形環状領域1
6が拡散により形成されている。この領域16はベース領域11から所定の距離
をおいて設けられておシペース領域11を完全に取囲んでいる。本発明ではさら
にに一ス金属化部15は不活性化層13を介して環状領域16の上部の範囲にま
で延在している。この手法により、装置の作動の際4−ス領域11の周囲に形成
される空間電荷領域が環状領域16までしか拡がらず、従って延長された金属化
部15によシ外部の電界から遮蔽される。
第2図に第2実施例が示されており、半導体板は10、ベース領域は11、エミ
ッタ領域は12で示されている。これらの領域10,11.12のそれぞれの導
電形は第1図における実施例に一致して形成されている。エミッタ金属化部は1
4、ペース金属化部は15で示されている。エミッタ端子は再びEで示され、ベ
ース端子、コレクタ端子はそれぞれB、Cで示されている。
本発明の第2図の実施例においてもn十導電形の環状領域16が設けられておシ
、この環状領域は所定の距離をおいてベース領域11を取囲む。領域16はここ
でも不活性化層13により覆われている。第1図による実施例と異なりここでは
エミッタ金属化部14が環、゛状領域16の上部の範囲まで延在している。この
場合゛も再び作動中4−ス領域11の周囲に形成される空間電荷領域はペース1
1と領域16との間の範囲に制限され、それによって外部の電界から遮蔽される
。
Fl(3,1
閑際調査報告
Claims (1)
- 【特許請求の範囲】 コレクタ領域を形成゛するn−導電形の半導体板(10)、半導体板(10)の 主表面中へ拡散形成されたP導電形のベース領域(11)、ペース領域(11) 中へ拡散されたn十導電形のエミッタ領域(12)、及び半導体板(10)の主 表面の接点接続窓として作用しない部分を覆う不活性化層(13)を有するプレ ーナトランジスタ構造体において、n−導電形コレクタ材中にn十導電形環状領 域(16)が拡散されておシ、この環状領域がベース領域(11)を完全に囲ん でおシ、不活性化層(13)が環状領域(16)の上に延在し、エミッタ金属化 部(1,4)またはペース金属化部(15)が不活性化層(13)を介して環状 領域の上部の範囲にまで延在していることを特徴とするプレーナトランジスタ構 造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813117804 DE3117804A1 (de) | 1981-05-06 | 1981-05-06 | "planare transistorstruktur" |
| DE31178049GB | 1981-05-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58500679A true JPS58500679A (ja) | 1983-04-28 |
Family
ID=6131535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57500570A Pending JPS58500679A (ja) | 1981-05-06 | 1982-02-05 | プレ−ナトランジスタ構造体 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0077778A1 (ja) |
| JP (1) | JPS58500679A (ja) |
| DE (1) | DE3117804A1 (ja) |
| WO (1) | WO1982003949A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3276091D1 (en) * | 1981-12-24 | 1987-05-21 | Nippon Denso Co | Semiconductor device including overvoltage protection diode |
| DE3201545A1 (de) * | 1982-01-20 | 1983-07-28 | Robert Bosch Gmbh, 7000 Stuttgart | Planare halbleiteranordnung |
| JPS61114574A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | 半導体装置 |
| EP0309784A1 (de) * | 1987-09-30 | 1989-04-05 | Siemens Aktiengesellschaft | Anschlussstreifenstruktur für Bipolar-Transistoren |
| DE58907758D1 (de) * | 1988-09-20 | 1994-07-07 | Siemens Ag | Planarer pn-Übergang hoher Spannungsfestigkeit. |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841391A (ja) * | 1971-10-01 | 1973-06-16 | ||
| JPS50137478A (ja) * | 1974-04-18 | 1975-10-31 | ||
| JPS5412793A (en) * | 1977-06-29 | 1979-01-30 | Mitsubishi Electric Corp | Concentration measuring method of solutions |
| JPS5556656A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Semiconductor device |
| JPS5674961A (en) * | 1979-11-22 | 1981-06-20 | Hitachi Ltd | Smiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1249812A (en) * | 1969-05-29 | 1971-10-13 | Ferranti Ltd | Improvements relating to semiconductor devices |
| GB1348697A (en) * | 1970-07-31 | 1974-03-20 | Fairchild Camera Instr Co | Semiconductors |
| JPS573225B2 (ja) * | 1974-08-19 | 1982-01-20 |
-
1981
- 1981-05-06 DE DE19813117804 patent/DE3117804A1/de not_active Withdrawn
-
1982
- 1982-02-05 WO PCT/DE1982/000022 patent/WO1982003949A1/de not_active Ceased
- 1982-02-05 EP EP82900350A patent/EP0077778A1/de not_active Withdrawn
- 1982-02-05 JP JP57500570A patent/JPS58500679A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841391A (ja) * | 1971-10-01 | 1973-06-16 | ||
| JPS50137478A (ja) * | 1974-04-18 | 1975-10-31 | ||
| JPS5412793A (en) * | 1977-06-29 | 1979-01-30 | Mitsubishi Electric Corp | Concentration measuring method of solutions |
| JPS5556656A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Semiconductor device |
| JPS5674961A (en) * | 1979-11-22 | 1981-06-20 | Hitachi Ltd | Smiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3117804A1 (de) | 1982-11-25 |
| WO1982003949A1 (fr) | 1982-11-11 |
| EP0077778A1 (de) | 1983-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3373323A (en) | Planar semiconductor device with an incorporated shield member reducing feedback capacitance | |
| US2890395A (en) | Semiconductor construction | |
| US3271201A (en) | Planar semiconductor devices | |
| JPS5939949U (ja) | 高周波回路装置 | |
| US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
| JPS58500679A (ja) | プレ−ナトランジスタ構造体 | |
| US3518504A (en) | Transistor with lead-in electrodes | |
| US3482152A (en) | Semiconductor devices having a field effect transistor structure | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPS58161375A (ja) | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 | |
| JPH1140709A (ja) | 半導体実装構造およびその製造方法 | |
| US3482150A (en) | Planar transistors and circuits including such transistors | |
| JPS6112680Y2 (ja) | ||
| JPS5992559A (ja) | モノリシツク集積回路装置 | |
| US4924288A (en) | High current-gain PNP transistor | |
| GB1147420A (en) | Improvements in and relating to semiconductor devices | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPS5927570A (ja) | 半導体装置 | |
| JPS59155958A (ja) | 半導体装置 | |
| JPS5844732A (ja) | 半導体装置 | |
| JPH0126108Y2 (ja) | ||
| JPH0567631A (ja) | 抵抗内蔵型トランジスタ | |
| JPH02114533A (ja) | 半導体装置 | |
| JPS6146057A (ja) | 集積回路コンデンサ | |
| JPS58184856U (ja) | 半導体装置 |