JPS5851324A - 揮発生メモリの内容保護システム - Google Patents
揮発生メモリの内容保護システムInfo
- Publication number
- JPS5851324A JPS5851324A JP56149577A JP14957781A JPS5851324A JP S5851324 A JPS5851324 A JP S5851324A JP 56149577 A JP56149577 A JP 56149577A JP 14957781 A JP14957781 A JP 14957781A JP S5851324 A JPS5851324 A JP S5851324A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- power outage
- oscillator
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、揮発性メモリーを有するマイクロコンピュー
タなどの計算機／ステムに好′適な、停電検出装置によ
る保護システムに関するものである。
タなどの計算機／ステムに好′適な、停電検出装置によ
る保護システムに関するものである。
従来技術は、ＡＣ電源を全波整流し、その出力を積分回
路などで平滑し、ある電圧レベル以下になった時に停電
として判定していたが、積分回路内のコンデンサの放電
のために、停電検出が遅れるという欠点があった。又、
停電の高速検出にはＡＣの全波整流後、比較器に入力し
、その比較器を多段に設定しその出力の組み合せで停電
検出を行っていたが、回路が複雑となる欠点があった。
路などで平滑し、ある電圧レベル以下になった時に停電
として判定していたが、積分回路内のコンデンサの放電
のために、停電検出が遅れるという欠点があった。又、
停電の高速検出にはＡＣの全波整流後、比較器に入力し
、その比較器を多段に設定しその出力の組み合せで停電
検出を行っていたが、回路が複雑となる欠点があった。
又、停電検出時の動作中プログラムの保護が遅れ計算機
が誤動作する欠点があった。
が誤動作する欠点があった。
本発明の目的は、従来技術の欠点をなくシ、高速な停電
検出装置によるプログラム保護システムを提供すること
にある。
検出装置によるプログラム保護システムを提供すること
にある。
停電を高速検出し動作中のプログラムを保護するために
、検出時間遅ｎの原因となるコンデンサを使用せず、父
、比較器を複数個使用することもなく、１個の比較器の
電圧レベルを検出しその比較器出力を再トリガ機能を有
する、単安定装置を利用することによシ、その単安定装
置の出力で、停電検出を行なうと同時にその停電検出信
号によりドライバを駆動させ、ドライバに接続される高
速リレーにより、マイクロコンピュータに、動作中のプ
ログラムを初期設定する信号を発し、その信号により動
作中のプログラムを初期設定に移行するシステムである
。
、検出時間遅ｎの原因となるコンデンサを使用せず、父
、比較器を複数個使用することもなく、１個の比較器の
電圧レベルを検出しその比較器出力を再トリガ機能を有
する、単安定装置を利用することによシ、その単安定装
置の出力で、停電検出を行なうと同時にその停電検出信
号によりドライバを駆動させ、ドライバに接続される高
速リレーにより、マイクロコンピュータに、動作中のプ
ログラムを初期設定する信号を発し、その信号により動
作中のプログラムを初期設定に移行するシステムである
。
本発明の一実施例を第１図により説明する。又、実施例
のタイムチャートを第２図に示す。
のタイムチャートを第２図に示す。
第１図において、
１は交流電源を全波整流するダイオードブリッジ。
２はシステム電源接続端子。
３は比較器の動作差動電圧を設定する可変抵抗器。
４は電圧を比較する比較器。
５は発振器。
６は再トリガ機能を有する単安定装置。
７はマイクロコンピュータ。
１２は高速リレー用高速ドライバ。
１３は高速リレー
である。
次にその構成と動作を説明する。
ダイオードブリッジ１の出力は、抵抗８とダイオード９
を介してシステム電源接続端子２に接続されると同時に
比較器４の片方の入力端子に接続される。又、比較器４
の他方人力−子は可変抵抗器３に接続される。比較器４
の出力は、発振器５のリセット端子に接続され、発振器
出力のタイミングを制御する。発振器５の出力は、単安
定装置６に接続され、単安定時間のパルス出力をドライ
バ１２に出力している。ドライバ１２の出力により、高
速リレー１３が接続され、動作中のプログラムを初期設
定に移行する信号をマイクロコンピュータに出力する。
を介してシステム電源接続端子２に接続されると同時に
比較器４の片方の入力端子に接続される。又、比較器４
の他方人力−子は可変抵抗器３に接続される。比較器４
の出力は、発振器５のリセット端子に接続され、発振器
出力のタイミングを制御する。発振器５の出力は、単安
定装置６に接続され、単安定時間のパルス出力をドライ
バ１２に出力している。ドライバ１２の出力により、高
速リレー１３が接続され、動作中のプログラムを初期設
定に移行する信号をマイクロコンピュータに出力する。
次に上記システムの動作を説明すると、第２図において
、ＡＣが投入されたｔ。時点において、システム電源が
立ち上り、又、ブリッジ出力も発生する。コンパレータ
出力は可変抵抗器３で設定された電圧以上にダイオード
ブリッジ出力があるように出力が発生しその時に発振器
５の出力を発生し、単安定装置６を駆動する。正常時は
単安定出力６の出力パルス巾より発振器５の出力周期が
短いために再トリガ機能を有する単安定装置６出力は連
続出力パルス波形となる。この状態においては、ドライ
バ１２はオン状態を維持することになり、高速リレー１
３はオン状態に保持される。
、ＡＣが投入されたｔ。時点において、システム電源が
立ち上り、又、ブリッジ出力も発生する。コンパレータ
出力は可変抵抗器３で設定された電圧以上にダイオード
ブリッジ出力があるように出力が発生しその時に発振器
５の出力を発生し、単安定装置６を駆動する。正常時は
単安定出力６の出力パルス巾より発振器５の出力周期が
短いために再トリガ機能を有する単安定装置６出力は連
続出力パルス波形となる。この状態においては、ドライ
バ１２はオン状態を維持することになり、高速リレー１
３はオン状態に保持される。
そこで、ｔ１時点でＡＣが遮断されると同時に、発振器
５の出力が停止し、その後１２時点で再トリガ機能を有
する単安定装置６の出力がオフ状態となる。と同時にド
ライバ１２がオフ動作に入り、１３時点で、ドライバ１
２の出力に接続された高速リレー１３がオフし、マイク
ロコンピユー３夕に動作中のプログラムを初期設定に移
行する信号を送出する。
５の出力が停止し、その後１２時点で再トリガ機能を有
する単安定装置６の出力がオフ状態となる。と同時にド
ライバ１２がオフ動作に入り、１３時点で、ドライバ１
２の出力に接続された高速リレー１３がオフし、マイク
ロコンピユー３夕に動作中のプログラムを初期設定に移
行する信号を送出する。
停電検出装置を簡略化可能とし、ＡＣ１００Ｖ停電検出
し、動作中のプログラムを初期設定に移行するまでに、
６ｍ秒以下で処理することを可能とすることにより揮発
性メモリの内容を保護することができた。
し、動作中のプログラムを初期設定に移行するまでに、
６ｍ秒以下で処理することを可能とすることにより揮発
性メモリの内容を保護することができた。
第１図は本発明の一実施例を示す回路図、第２図は本発
明実施例のタイムチャートを示す。
明実施例のタイムチャートを示す。
Claims (1)
- １、 ＡＣｌｏｏＶの停電を検出する装置において、
ＡＣ電源をダイオードブリッジ回路に接続し、全波整流
し、そのダイオードブリッジ回路を比較器の一端子に入
力し、比較器の他方入力端子には、可変抵抗器で比較電
圧値が任意に設定可能としておき、比較器の出力を発振
器のリセット端子に接続し、発振器出力タイミングを制
御すると同時に発振器出力は、単安定装置に接続され、
単安定出力に接続したドライバ装置により、高速リレー
を駆動させて、動作中のプログラムを保護するためプロ
グラムを初期設定に移行させる構成で、ＡＣｌｏｏＶが
停電してから１０ミリ秒未満で停電検出を行い、かつ動
作中のプログラムを初期設定へ移行可能な停電検出装置
によるプログラム保護を可能とすることを特徴とする揮
発性メモリの内容保護システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149577A JPS5851324A (ja) | 1981-09-24 | 1981-09-24 | 揮発生メモリの内容保護システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149577A JPS5851324A (ja) | 1981-09-24 | 1981-09-24 | 揮発生メモリの内容保護システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851324A true JPS5851324A (ja) | 1983-03-26 |
Family
ID=15478230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149577A Pending JPS5851324A (ja) | 1981-09-24 | 1981-09-24 | 揮発生メモリの内容保護システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418U (ja) * | 1990-04-12 | 1992-01-06 |
-
1981
- 1981-09-24 JP JP56149577A patent/JPS5851324A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418U (ja) * | 1990-04-12 | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5829323A (ja) | 停電検出装置 | |
| JPH0236003B2 (ja) | ||
| JPS5813378Y2 (ja) | 電源断検出監視回路 | |
| JPS61253522A (ja) | 停電検出回路 | |
| JPH01304364A (ja) | 瞬時停電検知装置 | |
| JPS5851330U (ja) | 停電検出装置 | |
| JP2592084B2 (ja) | 料金収受システムにおけるデータ処理機 | |
| JPH02136024A (ja) | 停電検出回路 | |
| JPS60249819A (ja) | 瞬時停電検出回路 | |
| JPS63204336A (ja) | 誤動作防止方法 | |
| JPS58174728U (ja) | 揮発性メモリの内容保護装置 | |
| JPH0334689B2 (ja) | ||
| JPS5858821A (ja) | 電源電圧異常検出回路 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPH0624898Y2 (ja) | マイクロコンピュータのリセット回路 | |
| JPS61132033A (ja) | 停電検出装置 | |
| JPS6082301U (ja) | プロセス出力装置 | |
| JPS60158248U (ja) | 情報処理装置の故障検出回路 | |
| JPS608496A (ja) | フアンアラ−ム系回路の異常検出回路 | |
| JPS5897602U (ja) | 信号検出回路 | |
| JPS6118879A (ja) | 瞬時停電検出回路 | |
| JPS6050100U (ja) | 衛星搭載用フライホイ−ルの速度制御装置 | |
| JPH01201711A (ja) | 初期電源投入検出回路 | |
| JPS5987557A (ja) | マイクロプロセツサ−のリセツト回路 | |
| JPS6265138A (ja) | マイコン制御装置のリセツト信号弁別装置 |