JPS5851359A - 同期クロツクを用いたデイジタル装置のチエツク方式 - Google Patents
同期クロツクを用いたデイジタル装置のチエツク方式Info
- Publication number
- JPS5851359A JPS5851359A JP56149557A JP14955781A JPS5851359A JP S5851359 A JPS5851359 A JP S5851359A JP 56149557 A JP56149557 A JP 56149557A JP 14955781 A JP14955781 A JP 14955781A JP S5851359 A JPS5851359 A JP S5851359A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- section
- digital device
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
同期クロックで作動するディジタル装置（一般にはマイ
クロコンピュータ〕は、テストに非常に手間を要し、そ
の効果も全ての項目を期待できない。本発明は高い周波
数のクロックダイナミックに作動させてチェックする一
方式を提案している。
クロコンピュータ〕は、テストに非常に手間を要し、そ
の効果も全ての項目を期待できない。本発明は高い周波
数のクロックダイナミックに作動させてチェックする一
方式を提案している。
本発明の基本的な技術は全て過去のものであシ、特に説
明を要しない。本発明の最も重要なことは基本りｐツク
を２個もち、−個を通常動作に他方を、１．５倍程度の
周波数のクロックとしてチェック時に用いるように考え
たものである。なぜ通常のクロックよシ高い周波数でチ
ェックするがと言えば、（１）全部品の劣化、（２）信
号相互干渉、（３）外来雑音マージン、（４）設置条件
（温度湿度など）における裕度など全てがマージンとし
てとらえられ、事前に劣化品を交換でき保全性を向上さ
せる意味をもつ。
明を要しない。本発明の最も重要なことは基本りｐツク
を２個もち、−個を通常動作に他方を、１．５倍程度の
周波数のクロックとしてチェック時に用いるように考え
たものである。なぜ通常のクロックよシ高い周波数でチ
ェックするがと言えば、（１）全部品の劣化、（２）信
号相互干渉、（３）外来雑音マージン、（４）設置条件
（温度湿度など）における裕度など全てがマージンとし
てとらえられ、事前に劣化品を交換でき保全性を向上さ
せる意味をもつ。
発明の目的は、従来マイクロコンピュータに代表される
同期式ディジタル装置の動作チェックは部品の劣化をみ
るため単純にテストプログラムにて操作電圧の上下限変
動程度の条件であった。本案は実際使っているプログラ
ムで、ダイナミックにテストすることによシ劣化状態、
環境による動作限界値などをよシ効果的に手前に発見し
、システムの信頼性を確保することにある。
同期式ディジタル装置の動作チェックは部品の劣化をみ
るため単純にテストプログラムにて操作電圧の上下限変
動程度の条件であった。本案は実際使っているプログラ
ムで、ダイナミックにテストすることによシ劣化状態、
環境による動作限界値などをよシ効果的に手前に発見し
、システムの信頼性を確保することにある。
事故の解明において多種多様な試験を実施したがテスト
プログラムより実際のプログラムが有効であること、タ
イムマージンとして部品の劣化がとられること、バース
ト的雑音による誤動作が明確にとらえられること、使用
場所の温度、湿度による半導体動作レベルの変動に伴う
動作の限界値の裕度がみられることなどの項目を見出す
手段として動作クロックの周波数を１．５〜２倍程度に
することによシ士分知ることができることが判明、これ
を製品に適用するための一手法を提示している。
プログラムより実際のプログラムが有効であること、タ
イムマージンとして部品の劣化がとられること、バース
ト的雑音による誤動作が明確にとらえられること、使用
場所の温度、湿度による半導体動作レベルの変動に伴う
動作の限界値の裕度がみられることなどの項目を見出す
手段として動作クロックの周波数を１．５〜２倍程度に
することによシ士分知ることができることが判明、これ
を製品に適用するための一手法を提示している。
第１図は従来のディジタル製等で、図中１０１はマイク
ロコンピュータを用いたディジタル装置、１０２は記憶
部１０２Ｍ入力処理部１０２■演算部１０２Ａ、出力処
理部１０２０から構成され、取込んだ入力を記憶部に格
納された命令に従い演算しその結果を出力処理部を経て
外部端子ｏｕｔへ導出する。これらの動作をつかさどる
ためには同期クロックを内蔵し各信号Ｓ Ｉｎ １Ｓ
Ｉｎ２５ｅｎｔ 。
ロコンピュータを用いたディジタル装置、１０２は記憶
部１０２Ｍ入力処理部１０２■演算部１０２Ａ、出力処
理部１０２０から構成され、取込んだ入力を記憶部に格
納された命令に従い演算しその結果を出力処理部を経て
外部端子ｏｕｔへ導出する。これらの動作をつかさどる
ためには同期クロックを内蔵し各信号Ｓ Ｉｎ １Ｓ
Ｉｎ２５ｅｎｔ 。
５ｏｎｔ、、 ５ｏｎｔ２を順序正しく制御する信号５
ｒａｎにより一連の動作を連続的に処理する。１０４は
これ１らへ操作電圧を供給する操作電源である。第２図
に制御部１０３内のクロック関係を示す。図中１０３Ｃ
，は一般に水晶発振回路が用いられこれの出力ＳＣ７は
分周回路１０３Ｓに導かｎ、制御回路１０３ ＣＯＮで
必要な各種のクロックに分割される。制御は全てこの分
割されたクロックＳＳ１〜ｎに同期して作動する。この
動作をマクロ的に示すと第５図内の通りである。（これ
はその−例であシ）図中光づ動作を開始すると、５０１
のイニシャライズで、ディジタル装置がこれから作動す
るのに必要な条件をつくる。次に５０２で入出力を記憶
しているテーブル関係をクリヤする。
ｒａｎにより一連の動作を連続的に処理する。１０４は
これ１らへ操作電圧を供給する操作電源である。第２図
に制御部１０３内のクロック関係を示す。図中１０３Ｃ
，は一般に水晶発振回路が用いられこれの出力ＳＣ７は
分周回路１０３Ｓに導かｎ、制御回路１０３ ＣＯＮで
必要な各種のクロックに分割される。制御は全てこの分
割されたクロックＳＳ１〜ｎに同期して作動する。この
動作をマクロ的に示すと第５図内の通りである。（これ
はその−例であシ）図中光づ動作を開始すると、５０１
のイニシャライズで、ディジタル装置がこれから作動す
るのに必要な条件をつくる。次に５０２で入出力を記憶
しているテーブル関係をクリヤする。
次からが本格的な動作で、先づ５０３で入力を取込み、
５０４で入力テーブルへ格納すると同時に必要に応じて
これを続出し、５０５で演算を実行する、その結果は出
力テーブルへ５０６で格納し、必要に応じてこれを読出
し５０７で出力処理を行い外部へ出力する。これらの結
果が正常だったか異常だったかを５０８にて判定し、異
常であれば５１０で異常処理を行い仕事を終了する、正
常であれば演算処理終了かどうかを５０９で判定し終了
であれば終了、継続であれば新たに５０３へもどシリ後
これを〈シ返す。以上が動作の骨子である。これに対し
本発明は何を付加したかと言えば、第３図に示す通、９
．３０５の同期クロック切換回路である。勿論クロック
切換てテストする際入出力テーブルが変化しその結果外
部出力端子へ誤出力することを防止するための動作機能
をもソフトウェア的に付加しである。第３図の３０５を
制御部３０３との間では、５ｓｏｓが、３０２■とはＳ
ｉｎ、、が信号として結合され、Ｓｉｎ、、 はテスト
のための一部変更ソフトウエア（入出力テーブル書込ロ
ック、ｏｕｔ ロック）選択信号として作用する。そ
の具体例は、図４の通シである。図中、３ｏａｃ、は通
常動作時の基本クロック、３０３Ｃ２はテスト用基本ク
ロックで同期クロック切換回路３０５の一方はＳｉｎ、
、を発生させ、テスト側に選ばれた時信号として作用す
る。その他は第２図と全く同じで、３０５のどちらを選
択するかはテスト時に人間が選択する。その動作は、第
５図０に示す通シである。先づ５１１でＳｉｎ、、があ
るかどうかをｇ定し、なければＮＴ側で（５）と同じ動
作をあればＴｌｇで入力テーブル書込をロックしく５１
２）、５１３で入力テーブルからの読出しを行い、５０
５を実行する。５１４では出力テーブルの格納をロック
し更に出力処理部の出力機能をロックする。以後は＾と
同様で、これを必要時間ぐシ返す。図中、入出力テーブ
ル格納ロックを入れた動作を説明したが、これはテスト
後に正常動作をさせるにもとの情報を必要とする場合に
用いる機能で一般には出力ロックのみで十分である。
５０４で入力テーブルへ格納すると同時に必要に応じて
これを続出し、５０５で演算を実行する、その結果は出
力テーブルへ５０６で格納し、必要に応じてこれを読出
し５０７で出力処理を行い外部へ出力する。これらの結
果が正常だったか異常だったかを５０８にて判定し、異
常であれば５１０で異常処理を行い仕事を終了する、正
常であれば演算処理終了かどうかを５０９で判定し終了
であれば終了、継続であれば新たに５０３へもどシリ後
これを〈シ返す。以上が動作の骨子である。これに対し
本発明は何を付加したかと言えば、第３図に示す通、９
．３０５の同期クロック切換回路である。勿論クロック
切換てテストする際入出力テーブルが変化しその結果外
部出力端子へ誤出力することを防止するための動作機能
をもソフトウェア的に付加しである。第３図の３０５を
制御部３０３との間では、５ｓｏｓが、３０２■とはＳ
ｉｎ、、が信号として結合され、Ｓｉｎ、、 はテスト
のための一部変更ソフトウエア（入出力テーブル書込ロ
ック、ｏｕｔ ロック）選択信号として作用する。そ
の具体例は、図４の通シである。図中、３ｏａｃ、は通
常動作時の基本クロック、３０３Ｃ２はテスト用基本ク
ロックで同期クロック切換回路３０５の一方はＳｉｎ、
、を発生させ、テスト側に選ばれた時信号として作用す
る。その他は第２図と全く同じで、３０５のどちらを選
択するかはテスト時に人間が選択する。その動作は、第
５図０に示す通シである。先づ５１１でＳｉｎ、、があ
るかどうかをｇ定し、なければＮＴ側で（５）と同じ動
作をあればＴｌｇで入力テーブル書込をロックしく５１
２）、５１３で入力テーブルからの読出しを行い、５０
５を実行する。５１４では出力テーブルの格納をロック
し更に出力処理部の出力機能をロックする。以後は＾と
同様で、これを必要時間ぐシ返す。図中、入出力テーブ
ル格納ロックを入れた動作を説明したが、これはテスト
後に正常動作をさせるにもとの情報を必要とする場合に
用いる機能で一般には出力ロックのみで十分である。
以上のように本発明は２つの基本クロックを備えこれを
選択し通常よシ高い周波数でダイナミックにディジタル
回路をチェックし、各種の不具合テートを検知するもの
である。
選択し通常よシ高い周波数でダイナミックにディジタル
回路をチェックし、各種の不具合テートを検知するもの
である。
本発明は、今迄のディジタル機器の特質である。
「通常はよいが一旦異常になるとその被害が大きく復旧
に手間を要す。従って重要な設備は二重化等を採用する
」など従来のアナログおよびリレー装置には見られない
現象をもつ。本業はこｎをダイナミックに作動させタイ
ムマージンとしてこれをとらえ、事前に不具合回路を正
常なものと交換することにより信頼性を確保するもので
ある。すなわち、通常の１．５〜２倍のクロック周波数
で動作を確認すれば、部品の劣化等がない限り１．５〜
２倍の強度をもっておシ、通常動作における信頼性は十
分確保できる。従来は本方式と異なり操作電圧の上下限
などのチェックを実施していたが、これでは、手軽に実
施すること不可能で１〜２回／年程度が一般的である。
に手間を要す。従って重要な設備は二重化等を採用する
」など従来のアナログおよびリレー装置には見られない
現象をもつ。本業はこｎをダイナミックに作動させタイ
ムマージンとしてこれをとらえ、事前に不具合回路を正
常なものと交換することにより信頼性を確保するもので
ある。すなわち、通常の１．５〜２倍のクロック周波数
で動作を確認すれば、部品の劣化等がない限り１．５〜
２倍の強度をもっておシ、通常動作における信頼性は十
分確保できる。従来は本方式と異なり操作電圧の上下限
などのチェックを実施していたが、これでは、手軽に実
施すること不可能で１〜２回／年程度が一般的である。
本発明では設備の停止中は任意に実施できるので、従来
のテストによる不具合検出より更にその効果をあげるこ
とができる。
のテストによる不具合検出より更にその効果をあげるこ
とができる。
第１図は従来の構成図、第２図は従来のクロック構成図
、第３図は本発明の構成図、第４図は本発明のクロック
構成図、第５区内および（均は従来例および本発明実施
例のマクロな動作説明図である。
、第３図は本発明の構成図、第４図は本発明のクロック
構成図、第５区内および（均は従来例および本発明実施
例のマクロな動作説明図である。
Claims (1)
- １、 内外からの入力を処理する入力部、制御の命令お
よび入出力状態を記憶する記憶部、制御命令に従い演算
する演算部、出力状態を外部へ導出する出力処理部、こ
れらの各機能を有機的に制御するための同期クロックを
もった制御部、同期クロックの周波数を手動にて選択す
る部およびこれらの電子回路へ操作電圧を供給する電源
部とから構成されるディジタル装置において、通常動作
時のクロックより、一方のクロックの周波数を高くし、
該クロックをディジタル装置をチェックする際に通常動
作時のクロックと切換えて用いることによシ、ディジタ
ル装置のダイナミックチェックを任意に行える機能をも
つことを％微とした同期クロックを用いたディジタル装
置のチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149557A JPS5851359A (ja) | 1981-09-24 | 1981-09-24 | 同期クロツクを用いたデイジタル装置のチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149557A JPS5851359A (ja) | 1981-09-24 | 1981-09-24 | 同期クロツクを用いたデイジタル装置のチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851359A true JPS5851359A (ja) | 1983-03-26 |
Family
ID=15477767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149557A Pending JPS5851359A (ja) | 1981-09-24 | 1981-09-24 | 同期クロツクを用いたデイジタル装置のチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851359A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099648A (ja) * | 1973-12-30 | 1975-08-07 | ||
| JPS5422740A (en) * | 1977-07-22 | 1979-02-20 | Hitachi Ltd | Diagnosis system |
-
1981
- 1981-09-24 JP JP56149557A patent/JPS5851359A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099648A (ja) * | 1973-12-30 | 1975-08-07 | ||
| JPS5422740A (en) * | 1977-07-22 | 1979-02-20 | Hitachi Ltd | Diagnosis system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872907A (en) | Fault tolerant design for identification of AC defects including variance of cycle time to maintain system operation | |
| US4866713A (en) | Operational function checking method and device for microprocessors | |
| JPH02181677A (ja) | Ｌｓｉのテストモード切替方式 | |
| JPS5851359A (ja) | 同期クロツクを用いたデイジタル装置のチエツク方式 | |
| JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPS62262165A (ja) | 情報処理装置 | |
| JPS5849899B2 (ja) | デ−タ処理装置の試験方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JP3348680B2 (ja) | 論理回路の消費電力低減回路及びそれに用いる消費電力低減方法 | |
| JPS6213697B2 (ja) | ||
| JPS60164844A (ja) | 制御回路の故障検出方式 | |
| JPH0315763B2 (ja) | ||
| JPS5838813B2 (ja) | 論理装置 | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPH0267973A (ja) | 動作保証回路を有する診断用回路 | |
| JPH0813064B2 (ja) | 緊急制御回路 | |
| JPH04167046A (ja) | 記憶装置の動作監視装置 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPH04229339A (ja) | 情報処理装置及びその診断方法 | |
| JPH0950407A (ja) | マイクロコンピュータシステムにおける外部システムバスの障害からの救済方法、並びにマイクロコンピュータシステム | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPH0512144A (ja) | Ｉ／ｏモジユール診断方式 |