JPS5851369A - テスト回路つきマイクロコンピユ−タ - Google Patents
テスト回路つきマイクロコンピユ−タInfo
- Publication number
- JPS5851369A JPS5851369A JP56150965A JP15096581A JPS5851369A JP S5851369 A JPS5851369 A JP S5851369A JP 56150965 A JP56150965 A JP 56150965A JP 15096581 A JP15096581 A JP 15096581A JP S5851369 A JPS5851369 A JP S5851369A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- program memory
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプログラムメモリのテスト回路を備えたマイク
ロコンピュータに関するものである。
ロコンピュータに関するものである。
最近、プログラムメモリを中央制御装置（ｃ、ｐ。
Ｕ、）と同一チップ上に搭載したいわゆるシングルチッ
プマイクｐコンビーータが広い産業分野で応用、使用さ
れている。これらのシングルチップマイクロコンピュー
タはプログラムメモリの内容（以下データという）を変
更するのみで異なった機能を有するプロセッサとして働
く為に、半導体製造通程で機能試験をする場合、データ
に変更のあるプログラムメモリ部分と、変更の無い部分
に分けて実施する方法が最も一般的である。
プマイクｐコンビーータが広い産業分野で応用、使用さ
れている。これらのシングルチップマイクロコンピュー
タはプログラムメモリの内容（以下データという）を変
更するのみで異なった機能を有するプロセッサとして働
く為に、半導体製造通程で機能試験をする場合、データ
に変更のあるプログラムメモリ部分と、変更の無い部分
に分けて実施する方法が最も一般的である。
従来、このプログラムメモリを試験をするに当たって、
外部から与えられる試験信号によシ、プログラムメモリ
のアドレスをインクリメント又はデクリメントし、プロ
グラムメモリのデータを特定の出力端子に出力させ、こ
のデータとあらかじめ外部のメモリー等に蓄わ見られて
順序良く出力される正しいデータとを比較する事によシ
その製品の良否を判断する方法があった。しかし、この
方法によれば、プログラムメモリのデータの導出方法を
一度知り得ると、誰でもがプログラムデータを知る事が
出来るので、例えば製造したプログラムを第３者によ〕
全く複写し製造される等の欠点があった。
外部から与えられる試験信号によシ、プログラムメモリ
のアドレスをインクリメント又はデクリメントし、プロ
グラムメモリのデータを特定の出力端子に出力させ、こ
のデータとあらかじめ外部のメモリー等に蓄わ見られて
順序良く出力される正しいデータとを比較する事によシ
その製品の良否を判断する方法があった。しかし、この
方法によれば、プログラムメモリのデータの導出方法を
一度知り得ると、誰でもがプログラムデータを知る事が
出来るので、例えば製造したプログラムを第３者によ〕
全く複写し製造される等の欠点があった。
本発明の目的は、内蔵されたプログラムメモリのデータ
を一度も外部に導出する事なくプログラムメモリのデー
タが所望通シである事を確認出来、第三者にプログラム
メモリのデータを複写されないようにしたマイクロコン
ピュータを提供するととＫある。
を一度も外部に導出する事なくプログラムメモリのデー
タが所望通シである事を確認出来、第三者にプログラム
メモリのデータを複写されないようにしたマイクロコン
ピュータを提供するととＫある。
本発明は、プログラムカウンタの指令によって記憶内容
を読出すプログラムメモリを同一のチップ上に備えたマ
イクロコンビ、−夕において、前記プログラムメモリよ
シ出力されたデータとこのプログラムメモリのアドレス
順に並べられ入力ポートから供給され九データとを比較
し一致したとき一致信号を出力する比較手段と、この比
較手段の一致出力によシ前記プログラムカウンタをイン
クレメントあるいはデクレメントする制御手段とを備え
、前記プログラムメモリのデータを外へ出力することな
く点検するようにしたことを特徴とするテスト回路つき
マイクロコンピユーｆｉＫ、＃ル。
を読出すプログラムメモリを同一のチップ上に備えたマ
イクロコンビ、−夕において、前記プログラムメモリよ
シ出力されたデータとこのプログラムメモリのアドレス
順に並べられ入力ポートから供給され九データとを比較
し一致したとき一致信号を出力する比較手段と、この比
較手段の一致出力によシ前記プログラムカウンタをイン
クレメントあるいはデクレメントする制御手段とを備え
、前記プログラムメモリのデータを外へ出力することな
く点検するようにしたことを特徴とするテスト回路つき
マイクロコンピユーｆｉＫ、＃ル。
以下図面によ）本発明の詳細な説明する。
第１図は本発明の実施例の部分プロ、り図である。図中
、１はプログラムメモリ、２はパスライン、３はプログ
ラムメモリ１のデータと入力ポート４からのデータとを
比較する比較器、５にはアンドゲート、６はプログラム
メモリ１のアドレスを指定するアドレスカウンタ、７は
比較器の出力の一致信号、８は試験時に供給される試験
信号、９は出力ポート、１０は出力バッファ％１１はオ
アゲート％１３はインバータ、１４は試験信号のないと
きに出力されるデータを示す。このプログラムカウンタ
６にあらかじめ初期設定されたアドレスに従ってプログ
ラムメモリ１のデータはパスライン２に出力される。一
方、半導体製造業者又はプログラム設計者のみが知って
いるプログラムメモリ１のアドレス順に用意さられたデ
ータの初期値を入力ポート兼用端子４から入力する。こ
こで比較器３はデータバス２上のデータと、入力ポート
兼用端子４から入力された初期アドレスのデータとを比
較して一致していれば、す表わちメモリ半導体が正しく
製造されていれば一致信号７を出力する。この一致信号
７と試験信号８とによシ開放されているアンドゲート５
を駆動し、すなわち一致信号があるときプログラムカウ
ンタ６をインクリメントする。以下同様に１インクリメ
ントされたプログラムカウンタ６はそのプログラムメモ
リｌのデータをメモリの順に従ってパスライン２に出力
し入力ポート兼用端子４から入力されたプログラムメモ
リアドレス順に出力されたデータと共に比較器３に入力
され、比較結果が一致していればプログラムカウンタ６
をインクリメントする。以降、これを繰シ返し実行する
ことＫよシ、全てのプログラムメモリのデータを比較す
る事が出来る。ここでプログラムメモリの各アドレス毎
の比較結果を試験状態の時のみオアゲート１１を通し出
力バッファ１０を介して特定の出力ポート９に出力させ
れば、半導体製品としての良否は容易に判別出来る。一
方、一致信号のない場合にはプログラムカウンタ６の動
作を停止するように制御し、同時に出力ポート９からの
信号のモニタによシ異常を判別できる。
、１はプログラムメモリ、２はパスライン、３はプログ
ラムメモリ１のデータと入力ポート４からのデータとを
比較する比較器、５にはアンドゲート、６はプログラム
メモリ１のアドレスを指定するアドレスカウンタ、７は
比較器の出力の一致信号、８は試験時に供給される試験
信号、９は出力ポート、１０は出力バッファ％１１はオ
アゲート％１３はインバータ、１４は試験信号のないと
きに出力されるデータを示す。このプログラムカウンタ
６にあらかじめ初期設定されたアドレスに従ってプログ
ラムメモリ１のデータはパスライン２に出力される。一
方、半導体製造業者又はプログラム設計者のみが知って
いるプログラムメモリ１のアドレス順に用意さられたデ
ータの初期値を入力ポート兼用端子４から入力する。こ
こで比較器３はデータバス２上のデータと、入力ポート
兼用端子４から入力された初期アドレスのデータとを比
較して一致していれば、す表わちメモリ半導体が正しく
製造されていれば一致信号７を出力する。この一致信号
７と試験信号８とによシ開放されているアンドゲート５
を駆動し、すなわち一致信号があるときプログラムカウ
ンタ６をインクリメントする。以下同様に１インクリメ
ントされたプログラムカウンタ６はそのプログラムメモ
リｌのデータをメモリの順に従ってパスライン２に出力
し入力ポート兼用端子４から入力されたプログラムメモ
リアドレス順に出力されたデータと共に比較器３に入力
され、比較結果が一致していればプログラムカウンタ６
をインクリメントする。以降、これを繰シ返し実行する
ことＫよシ、全てのプログラムメモリのデータを比較す
る事が出来る。ここでプログラムメモリの各アドレス毎
の比較結果を試験状態の時のみオアゲート１１を通し出
力バッファ１０を介して特定の出力ポート９に出力させ
れば、半導体製品としての良否は容易に判別出来る。一
方、一致信号のない場合にはプログラムカウンタ６の動
作を停止するように制御し、同時に出力ポート９からの
信号のモニタによシ異常を判別できる。
なお、試験信号８のないときには、この試験信号をイン
バータ１３によシ反転して他の信号１４と共にアンドグ
ー） １２に通しオアゲート１１に接続することによ如
、その信号１４を出力ポート９から出力することもでき
る。
バータ１３によシ反転して他の信号１４と共にアンドグ
ー） １２に通しオアゲート１１に接続することによ如
、その信号１４を出力ポート９から出力することもでき
る。
第２１は本発明の他の実施例のプロ、り図である。前記
実施例では、比較結果を直接特定の出力ポート９に出力
させたが、本実施例では、プログラムカウンタ６の各ア
ドレス毎の比較によシインクリメントされたアドレスを
直接外部に読み出す事によシ所望の一致が得られている
かを判別するものである。
実施例では、比較結果を直接特定の出力ポート９に出力
させたが、本実施例では、プログラムカウンタ６の各ア
ドレス毎の比較によシインクリメントされたアドレスを
直接外部に読み出す事によシ所望の一致が得られている
かを判別するものである。
以上のとおシ、本発明を用いれは、内蔵プログラムメモ
リのデータを外部に導出する事なく内蔵プログラムメモ
リと同様のデータを入力ポートから供給するだけでメモ
リ半導体を試験する事が可能で＃）シ、たとえ一致信号
を読み取シデータを解読を試みたとしても、１０００バ
イトのプログラムメモリの場合１０００Ｘ２ ＝５１２
０００の組み合わせがあり、解読は不可能である。
リのデータを外部に導出する事なく内蔵プログラムメモ
リと同様のデータを入力ポートから供給するだけでメモ
リ半導体を試験する事が可能で＃）シ、たとえ一致信号
を読み取シデータを解読を試みたとしても、１０００バ
イトのプログラムメモリの場合１０００Ｘ２ ＝５１２
０００の組み合わせがあり、解読は不可能である。
第１図は本発明の実施例のブロック図、第２図は本発明
の第２の実施例のブロック図である。 図において、１・・・・・・プログラムメモリ、２・・
・・・・パスライン％３・・・・・・比較器、４・・・
・・・入力ポート、５・・・・・・アンドゲート、６・
・・・・・プログラムカウンタ、７・・・・・・一致信
号、８・・・・・・試験信号、９・・・・・・出カポ−
）、１Ｇ・・・・・・出カバ、ファ、１１・・・・・・
オアゲート、１２・・・・・・アンドゲート、１３・・
・・・・インバータである。 ｎ ｆ 図 デ 鵠 ２ 団
の第２の実施例のブロック図である。 図において、１・・・・・・プログラムメモリ、２・・
・・・・パスライン％３・・・・・・比較器、４・・・
・・・入力ポート、５・・・・・・アンドゲート、６・
・・・・・プログラムカウンタ、７・・・・・・一致信
号、８・・・・・・試験信号、９・・・・・・出カポ−
）、１Ｇ・・・・・・出カバ、ファ、１１・・・・・・
オアゲート、１２・・・・・・アンドゲート、１３・・
・・・・インバータである。 ｎ ｆ 図 デ 鵠 ２ 団
Claims (1)
- プログラムメモリタのアドレス指令によって記憶内容を
読出すプログラムメモリを同一のチップ上に備、ｔたマ
イクロコンピュータにおいて、前記プログラムメモリよ
多出力されたデータとこのプログラムメモリのアドレス
順に並べられ入力ボートから供給されたデータとを比較
し一致したとき一致信号を出力する比較手段と、この比
較手段の一致出力によシ前記プログラムカウンタをイン
クレメントあるいはデクリメントする制御手段とを備え
、前記プログラムメモリのデータを外へ出力することな
く点検するようにしたことを特徴とするテスト回路つき
マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150965A JPS5851369A (ja) | 1981-09-24 | 1981-09-24 | テスト回路つきマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150965A JPS5851369A (ja) | 1981-09-24 | 1981-09-24 | テスト回路つきマイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851369A true JPS5851369A (ja) | 1983-03-26 |
| JPS6319901B2 JPS6319901B2 (ja) | 1988-04-25 |
Family
ID=15508304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150965A Granted JPS5851369A (ja) | 1981-09-24 | 1981-09-24 | テスト回路つきマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851369A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231654A (ja) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | 半導体集積回路装置とその検査方法 |
| JPS62293371A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | プログラム検査回路 |
| JPS6415835A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Microcomputer |
-
1981
- 1981-09-24 JP JP56150965A patent/JPS5851369A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231654A (ja) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | 半導体集積回路装置とその検査方法 |
| JPS62293371A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | プログラム検査回路 |
| JPS6415835A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Microcomputer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6319901B2 (ja) | 1988-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051897A (en) | Single-chip microcomputer with memory patching capability | |
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| JP2000122931A (ja) | デジタル集積回路 | |
| US4989208A (en) | Data processor | |
| KR860000184B1 (ko) | 인터훼이스(interface) 제어방식 | |
| EP0188902A3 (en) | Single-chip programmable controllers | |
| JPS5851369A (ja) | テスト回路つきマイクロコンピユ−タ | |
| JPS5916057A (ja) | マイクロコンピユ−タ | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JPS6014356A (ja) | デバツグ装置 | |
| JPH06150024A (ja) | マイクロコンピュータ | |
| JPH0997248A (ja) | マイクロコンピュータ | |
| JPH0716189Y2 (ja) | ブレーク回路 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPS6167168A (ja) | マイクロコンピユ−タ | |
| JPS6041135A (ja) | マイクロプログラム方式プロセッサ | |
| JPS6239450B2 (ja) | ||
| JPS58209137A (ja) | 半導体集積回路装置 | |
| JPS58184663A (ja) | テスト装置 | |
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPH04168700A (ja) | 集積回路装置 | |
| JPH02163840A (ja) | シングルチップマイクロコンピュータ | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPH04148354A (ja) | 半導体集積回路 | |
| JPS59132376A (ja) | パターン読出し試験装置 |