JPS5851594A - 厚膜混成ic基板 - Google Patents

厚膜混成ic基板

Info

Publication number
JPS5851594A
JPS5851594A JP15040981A JP15040981A JPS5851594A JP S5851594 A JPS5851594 A JP S5851594A JP 15040981 A JP15040981 A JP 15040981A JP 15040981 A JP15040981 A JP 15040981A JP S5851594 A JPS5851594 A JP S5851594A
Authority
JP
Japan
Prior art keywords
conductor
thick film
insulating layer
film hybrid
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15040981A
Other languages
English (en)
Inventor
良雄 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15040981A priority Critical patent/JPS5851594A/ja
Publication of JPS5851594A publication Critical patent/JPS5851594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、部品実装導体部にはんだ流れ防止用絶縁層を
ダム状に設けた厚膜混成IC基板に関するものである。
厚膜混成IC基板はアルミナセラミダク基板上に導体・
抵抗体および絶縁層等を印刷・焼成して回路を形成する
。このような厚膜混成IC基板を高周波領域で使用する
Kは導体面積を大きくすると同時に導体上の絶縁層面積
を可能な限シ小さくすることが必要である。一方、一般
の厚膜混成IC基板に形成される絶縁層の用途としては
、抵抗体の保護膜および部品はんだ付は時のはんだ流れ
防止用レジストがある。この後者の用途の場合、通常、
絶縁層は、導体上のはんだ付は以外の領域すべてに形成
する為、10M以上の高周波特性が必要な場合、絶縁層
の容量が問題となり、特性上不都合を生じることが多い
。また、高周波特性を向上させる為に1絶縁層を導体上
に形成しない場合は、はんだが導体上を流れて拡が9、
結果的には部品と基板間のはんだ量が不足し、接続が不
完全な状態となる。
本発明の目的は、上述の欠点を除去した高周波用厚膜混
成IC基板を提供することにある。
本発明の厚膜混成IC基板は、その部品半田付は導体上
にダム状絶縁層を設けることを特徴とすの部品はんだ付
は時の一例を示す平面図および断面図である。第1図は
アルミナセラミック基板l上に形成した導体2にチップ
コンデンサ3をはんだ4を用いてはんだ付けしたもので
あるが、はんだの流れ止めがない為、はんだ4は加熱に
よりて導体2上を濡れ拡がり、チップコンデンサ3を被
う形にならず、はんだ量不足をきえし接続が不完全にな
ることがある。第2図は、導体2のはんだ付は部以外の
領域すべてに絶縁層5を形成した導体2にチップコンデ
ンサ3をはんだ4を用いてはんだ付けしたものであるが
、10M以上の高周波で使用すると絶縁層の容量が問題
とな)、特性に重大な支障をきたす可能性がある。
#I3図は本発明の構造の厚膜混成IC基板の部品はん
だ付妙時の一実施例を示す平面図でおる。
ダム状絶縁層を形成する以前ははんだ付は不良は25チ
もあったが、第3図に示すように、Ag−Pd導体上に
チップコンデンサの端面より300pm離して、幅20
G、am、長さ平均1mm、厚さ5μm程度のダム状絶
縁層を印刷・焼成によ)形成することによりて、はんだ
の拡がシが抑制され、チップコンデンサの電極部をはん
だ4で被う形になシ、はんだ付は不良がはとんどなくな
った。さらに、大面積を有する導体上の絶縁層面積が小
さく 100M以上の高周波で使用しても特性に全く影
響を与えなか−)友。
以王述ぺ喪様に本発明によれば、従来構造と比較して厚
膜混成として接続品質が向上するばかりでなく、混成I
Cのメリw)の一つでもある高周波領域での使用限界を
伸はすという優れた特性を有しているといえる。
んだ付は時の一実施例を示す平面図および断面図である
。
l・・・・・・アルミナセラミック基板、2・・・・・
・導体、3・・・・・・チップコンデンサ、4・・・・
・・はんだ、5・・・・・・絶縁層。
什理人 尋硼+  内 M   畳θ¥”!’!: %
第1図 (b) 第2図 (1))

Claims (1)

    【特許請求の範囲】
  1. 部品を半田付けする導体上に、半田の前記導体上への拡
    がシをさえぎるダム状絶縁層を設けると七を特徴とする
    厚膜混成IC基板。
JP15040981A 1981-09-22 1981-09-22 厚膜混成ic基板 Pending JPS5851594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15040981A JPS5851594A (ja) 1981-09-22 1981-09-22 厚膜混成ic基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15040981A JPS5851594A (ja) 1981-09-22 1981-09-22 厚膜混成ic基板

Publications (1)

Publication Number Publication Date
JPS5851594A true JPS5851594A (ja) 1983-03-26

Family

ID=15496320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15040981A Pending JPS5851594A (ja) 1981-09-22 1981-09-22 厚膜混成ic基板

Country Status (1)

Country Link
JP (1) JPS5851594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194564U (ja) * 1987-12-15 1989-06-22

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494156B1 (ja) * 1968-02-29 1974-01-30

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS494156B1 (ja) * 1968-02-29 1974-01-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194564U (ja) * 1987-12-15 1989-06-22

Similar Documents

Publication Publication Date Title
US3851223A (en) Microcircuit board
JPH02198198A (ja) 電磁波シールド層を備えるプリント配線板
JPH07142821A (ja) プリント配線板
JP2545602Y2 (ja) ジャンパチップ
JPS62132396A (ja) チツプ部品の実装方法
JPH08222478A (ja) チップ型電子部品
JPH03252193A (ja) 配線基板
JPS61242095A (ja) 印刷配線基板の製造方法
JPH0638441Y2 (ja) 面実装用ハイブリッドicの実装構造
JP2528436B2 (ja) 回路基板装置の製造方法
JPH0125491Y2 (ja)
JPS5951589A (ja) プリント基板
JPS62252188A (ja) 厚膜混成回路基板
JPS6181698A (ja) 配線回路装置
JPH09135070A (ja) プリント基板
JPS61154002A (ja) チツプ抵抗器
JPH02185095A (ja) 厚膜多層回路基板
JPS62193294A (ja) 高密度実装基板
JPH03297190A (ja) プリント配線板
JPS6343391A (ja) 厚膜回路基板
JPH04348098A (ja) 回路基板
JPH11330693A (ja) 厚膜多層セラミック基板およびその製造方法、ならびに厚膜多層セラミック基板上への電子部品の実装構造
JPH0670277U (ja) プリント配線板の半田ブリッジ防止構造
JPS62213195A (ja) 導体パタ−ン形成方法
JPH06120638A (ja) 厚膜印刷基板