JPS5852429B2 - ゲ−トタ−ンオフサイリスタノセイギヨソウチ - Google Patents

Description

【発明の詳細な説明】 本発明はゲートターンオフサイリスクの制御装置に係り
、ゲートターンオフサイリスクの通電電流に応じて適切
なターンオフが行えるゲートターンオフサイリスタの制
御装置に関する。

ゲートターンオフサイリスク（以下、ＧＴＯサイリスク
と称す）を用いて直流を単相交流に交換するインバータ
主回路の一例を示したのが第１図である。

第１図に於て、インバータ主回路は電源１、ＧＴＯサイ
リスタ２，３、変圧器４、負荷５、ダイオード６．７、
制御回路１００から構成される。

電源１のマイナス電極にＧＴＯサイリスタ２，３の各々
のカソードを共通接続し、更に、ＧＴＯサイリスクの各
々のアノード側は変圧器４の一次巻線の両端に接続され
る。

また、電源１のプラス電極は変圧器４の一次巻線の中点
に接続される。

変圧器４の２次巻線には負荷５が接続され、負荷に電力
が供給される。

ＧＴＯサイリスタ２のゲート・カソード間には制御回路
１００が設けられている。

尚、ＧＴＯサイリスタ３にも必要であるが第１図には図
示されていない。

上記構成におけるインバータ主回路の動作としては、Ｇ
ＴＯサイリスタ２，３のゲートに交互にターンオン、タ
ーンオフすることにより変圧器４に交流電圧を発生させ
る。

そして、この交流電圧を変圧器４の２次巻線に誘起させ
、負荷５に交流電力を供給するものである。

尚、ダイオード６゜７はサイリスタ２，３に生ずるスパ
ーク電圧の吸収用である。

第２図は第１図に示した制御回路１００の詳細な回路図
を示すものである。

第２図に於て、制御回路１００は電源１０１、トランジ
スタ１０２、抵抗１０３、コンデンサ１０４、ダイオー
ド１０５、リアクルト１０６゜１０７、トランジスタ１
０８、抵抗１０９、ダイオード１１０から構成される。

ＧＴＯサイリスタ２のターンオンはトランジスタ１０２
をオンさせることにより、電源１の電流を抵抗１０３を
介してＧＴＯサイリスタ２のゲートに順バイアスが印加
されるようにして順電流を流す。

コンデンサ１０４はトランジスタ１０２のオン期間、す
なわち、ＧＴＯサイリスタ２の導通期間に、電源１０１
からトランジスタ１０２、ダイオード１０５、リアクト
ル１０６、ＧＴＯサイリスタ２を介して充電される。

この充電は次の段階でＧＴＯサイリスタ２をターンオフ
させるために必要なものである。

ＧＴＯサイリスタ２のターンオフはトランジスタ１０２
をオフにし、同時にトランジスタ１０８をオンにしてコ
ンデンサ１０４の充電電圧を電源とし、リアクトル１０
７及びトランジスタ１０８を介してＧＴＯサイリスタ２
のゲートに逆バイアスが印加されるようにして負電流を
流して行う。

ターンオフを行うためにゲートに流す負電流は、負荷の
大小には無関係にほぼ一定である。

このため、負荷の増大時や負荷短絡等の事故発生時には
、ＧＴＯサイリスタ２のターンオフ能力が不足する。

結果として、ターンオフ失敗が生じ所望の出力が得られ
ないとともに、ゲートターンオフサイリスクの破壊を招
くことになる。

従って、負荷の増大時や負荷短絡等の事故発生時にもタ
ーンオフが可能とするには、電源１０１の電圧を増大さ
せるか、又はコンデンサ１０４の容量を増大させ、ある
いはまた、電圧、コンデンサ容量共に増大させることに
より、ターンオフ用の負電流を大きくする必要がある。

しかし、このように制御回路１００の大容量化と共に、
損失も増大されるという欠点がある。

本発明の目的は、上記した従来の欠点を無くするもので
あり、効率良＜、シかもＧＴＯサイリスクに流れる電流
に応じた適切なターンオフ能力を備えたＧＴＯサイリス
クの制御回路を提供するにある。

本発明は、ＧＴＯサイリスクに流れる電流に相当する電
流を検出し、その検出量に応じたターンオフ信号を形威
し、さらにはターンオフ時のＧＴＯサイリスクに流れる
電流を減少させる手段を備えてターンオフ性能の向上を
図ったものである。

以下、本発明の実施例を図面に基いて詳細に説明する。

第３図は本発明の実施例を示す主回路図である。

本実施例は第１図に示した従来例に直流変流器（以下、
ＤＣＣＴ）８、電流検出回路９、制御回路２００を追加
した構成となっている。

その他の素子については第１図に示した従来例と同一で
あり、同一符号を付している。

ＤＣＣＴ８はＧＴＯサイリスタ２，３に流れる電流を検
出するのに用いられる。

この検出された電流のレベル判定を行うのが電流検出回
路である。

制御回路２００はＧＴＯサイリスタ２，３のターンオン
用信号と電流検出回路９の出力信号に応じたターンオフ
用信号とを作成する。

第４図は制御回路２００を示す回路図である。

第４図に於てはＧＴＯサイリスタ２に関連した部分のみ
を示しているが、ＧＴＯサイリスタ３についてはＧＴＯ
サイリスタ２と同様であるので、省略され示されていな
い。

制御回路２００は信号回路２０１、トランジスタ２０２
、電源２０３、抵抗２０４、アンド回路２０５、アンド
回路２０６、トランジスタ２０７、変圧器２０８、ダイ
オード２０９、抵抗２１０、ダイオード２１１、ツェナ
ーダイオード２１２、トランジスタ２１３、ダイオード
２１４、ダイオード２１５から構成される。

（尚、前述したようにＧＴＯサイリスク２個のみの構成
を示している。

）信号回路２０１はＧＴＯサイリスク２をターンオン及
びターンオフさせるためのオン・オフの指令を与えるの
に用いられる。

上記構成に於ける本発明の実施例の動作を図面に基いて
詳細に説明する。

信号回路２０１によりオン信号が与えられると、トラン
ジスタ２０２はオンとなる。

これにより電源２０３の電流は抵抗２０４を介してＧＴ
Ｏサイリスタ２のゲートに順バイアスとして印加され、
ＧＴＯサイリスタ２はオンされる。

信号回路２０１がオン指令からオフ指令に変わると、電
流検出回路９はＤＣＣＴ８よりの検出電流値が設定値（
第１の設定値）よりも小さい場合には入力端子１０に第
１の出力信号を与え、検出電流値が設定値（第１の設定
値）よりも大きい場合には入力端子１１に第２の出力信
号を与える。

どちらの入力端子に信号が入力されたかによって、各々
の入力端子に接続されているアンド回路２０５゜２０６
のいずれかが選択される。

アンド回路２０５が選択されたときはトランジスタ２０
７がオンし、アンド回路２０６が動作するときはトラン
ジスタ２１３がオンされる。

トランジスタ２０７がオンされる場合は、電源２０３の
電圧は変圧器２０８の１次巻線に印加され、これによっ
て変圧器２０８の２次巻線に誘起された電圧はダイオー
ド２０９、トランジスタ２０７、抵抗２１０を介してＧ
ＴＯサイリスタ２のゲートに逆バイアスとして印加され
るので、負電流が流れる。

この負電流によってＧＴＯサイリスタ２はオフになる。

尚ダイオード２１１とツェナーダイオード２１２との直
列回路はＧＴＯサイリスタ２のゲートに印加される負電
圧が過大にならぬように抑制するものである。

ＧＴＯサイリスタ消弧時にＤＣＣＴ８により検出した電
流が設定値以上である場合は、アンド回路２０６が動作
し、トランジスタ２１３がオンされる。

トランジスタ２１３のコレクタは変圧器２０８の１次巻
線の途中から接続されるため、トランジスタ２１３がオ
ンのときは変圧器２０８の巻数比が上昇されたことにな
る。

従って、変圧器２０８の２次巻線の電圧は高くなり、こ
の電圧がＧＴＯサイリスタ２のゲート・カソード間に逆
バイアスとして印加されるので、ＧＴＯサイリスタ２の
ケートに流れる負電流は大きくなる。

これにより、ターンオフ能力は増し、ターンオフ失敗の
防止が可能となる。

尚、ダイオード２１５はスパーク電圧の吸収用であり、
ダイオード２０９゜２１４は各々トランジスタ２０７，
２１３の相互干渉を防止するために用いられる。

本発明の実施例に於ては、更に、負荷短絡の如き事故が
発生して過大電流が流れる場合、電流検出回路９は信号
回路２０１に停止信号を与える。

この停止信号に応じて信号回路２０１はオン指令を停止
し、ただちにオフ指令を出力してＧＴＯサイリスタ２を
オフにする。

これにより、ＧＴＯサイリスク等の破壊に至る事故の波
及が回避できる。

上記本発明の詳細な説明に於ては、ターンオフ用信号を
２段階に変える場合について述べたが、２段階に限らず
更に増加できることはもちろんである。

また、電流検出ＧＴＯサイリスクや出力側で行なうこと
も可能である。

第５図は本発明の他の実施例を示す回路図である。

本実施例が第４図に示した実施例と異る点は、電流検出
回路９の出力信号で動作トランジスタの選択を行ってい
たのを別の方法で行ったものである。

すなわち、ＤＣＣＴ８で検出した電流に比例した電圧、
例えば、検出した直流電流を抵抗に流した時の抵抗の両
端の電圧の如き従属電源２１５を用いるようにしたもの
である。

電源２０３と検出電源に応じた電圧値を有する従属電源
２１５の和の電圧でコンデンサ２１６を充電するため、
信号回路２０１から与えられたオフ指令によりトランジ
スタ２０７をオンした時のＧＴＯサイリスタ２のゲート
に流れるターンオフ用信号は、第４図に示した実施例よ
りも更に適切な値にできる。

第６図は本発明の他の実施例を示す回路図である。

本実施例が第４図に示した実施例と異る点は、トランジ
スタ２０７，２１３の代りにサイリスク２１６．２１７
を用いたことである。

信号回路２０１がオフ指令を発し、このオフ指令と電流
検出回路９の出力信号とによりアンド回路２０５が動作
し、サイリスタ２１６がオンすると、電源２０３、ダイ
オード２１８、抵抗２１９、サイリスク２１６の回路が
できる。

従って、サイリスタ２１６がオフの期間にコンデンサ２
２０に充電（電源２０３、ダイオード２１８、抵抗２１
９、コンデンサ２２０、変圧器２０８の１次巻線の回路
による）されていた電圧がサイリスタ２１６を介して変
圧器２０６の１次巻線に印加される。

変圧器２０８の２次巻線に誘起された電圧は抵抗２１０
、トランジスタ２２１（サイリスタ２１６と同時にオン
動作を行う）を介してＧＴＯサイリスタ２のゲートに負
電流を流してオフにさせる。

尚、第５図に示した実施例と同様に、従属電源２１５と
電源２０３の和の電圧でコンデンサ２１６を充電するよ
うにすれば、検出電流に応じて点弧するサイリスクを選
択することなしにＧＴＯサイリスタ２に流れる電流に応
じたターンオフ用信号を作成することができる。

第７図は本発明の他の実施例を示す回路図である。

本実施例が第３図の実施例と異る点はターンオフ時のＧ
ＴＯサイリスタ２，３に流れる電流を減するための補助
回路３０を備えたことである。

補助回路３０は抵抗３１、ダイオード３２、抵抗３３、
ダイオード３４、及び逆極性電流通流回路４０．５０と
から構成される。

逆極性電流通流回路４０はサイリスタ４１、リアクトル
４２、コンデンサ４３から構成される。

また、逆極性電流通流回路５０はサイリスタ５１、リア
クトル５２、コンデンサ５３から構成される。

ＧＴＯサイリスタ２がオンとされると、抵抗３１、ダイ
オード３４を介して変圧器４の１次巻線の電圧によりコ
ンデンサ４３は第７図に示すような極性で充電される。

この後、ＧＴＯサイリスタ２がオフにされると、第８図
に示すように時刻ｔ、で制御回路２００より信号を与え
、逆極性通流回路４０のサイリスタ４１をオンさせる。

この結果、コンデンサ４３の充電電圧はりアクドル４２
、サイリスタ４１を介してＧＴＯサイリスク２の両端に
印加される。

この時、ＧＴＯサイリスタ２を通して流れる電流が第８
図に示す電流ｉａである。

このため、ＧＴＯサイリスタ２の電流はｉｂの如くに減
少する。

電流ｉｂが最少になる近傍の時刻ｔ２では制御回路２０
０からＧＴＯサイリスタ２のゲートに電流ｉ。

で示した負電流が流れ、ＧＴＯサイリスタ２をオフにす
る。

従って、本実施例によれば、ターンオフ時の電流が減少
されるため、ＧＴＯサイリスタ２，３のゲートに与える
負電流の値を小さくすることができる。

サイリスタ４１の電流ｉａはＧＴＯサイリスタ２に流れ
る電流より大きくすることは可能である。

また、ケートに流す電流ｉｂはサイリスタ４１のオン時
刻ｔ１と同時もしくは時刻ｔ１の前から時刻ｔ１後に渡
って流すこともω論可能である。

以上より明らかなように、本発明によればＧＴＯサイリ
スタに流れる電流に応じたターンオフ用信号が得られる
ため常に必要とするターンオフ能力を有し、安定した運
転が行える利点がある。

更に、ターンオフ時にＧＴＯサイリスタに流れる電流を
減するための補助回路を併設することにより、小さなタ
ーンオフ用信号で充分なターンオフ能力を備えることが
できるという効果も碍られる。

【図面の簡単な説明】

第１図は単相インバータの主回路図、第２図は従来の制
御回路を示す図、第３図は本発明の一実施例に係る単相
インバータの主回路図、第４図は本発明の一実施例を示
す回路図、第５図及び第６図は本発明の他の実施例を示
す回路図、第７図は本発明の補助回路を備えた他の実施
例を示す回路図、第８図は第７図に示した実施例の動作
波形図である。 符号の説明、２，３・・・・・・ゲートターンオフサイ
リスク、８・・・・・・直流変流器、９・・・・・・電
流検出回路、３０・・・−・・補助回路、２００・・・
・・・制御回路。

Claims (1)

【特許請求の範囲】
1. １ ゲートターンオフサイリスクのゲート・カソード間
   に順バイアスを印加して順電流を流すことにより該ゲー
   トターンオフサイリスクをターンオンせしめ、前記ゲー
   ト・カソード間に逆バイアスを印加して負電流を流すこ
   とにより該ゲートターンオフサイリスクをターンオフせ
   しめるゲートターンオフサイリスクの制御装置において
   、該サイリスクに流れる電流を検出し、その検出信号に
   応じた出力信号を出力せしめる手段と、この手段からの
   該出力信号とあらかじめ設定した第１の設定値とを比較
   し、その設定値よりも上記出力信号が下回る時は第１の
   出力信号を発生し、上記第１の設定値を上回る時は第２
   の出力信号を発生する電流検出回路と、該電流検出回路
   からの第１．第２の出力信号を取り込み、上記ターンオ
   フサイリスクのターンオンが行われている状態下で、上
   記第１、第２の出力信号のいずれかが入力された時には
   、これに基づいて上記ゲートターンオフサイリスクに流
   れる電流に応じた上記ゲートターンオフサイリスクをタ
   ーンオフせしめるのに必要なる大きさの負電流を上記ゲ
   ートターンオフサイリスクのゲートに与え、上記ゲート
   ターンオフサイリスクをターンオフせしめる制御回路と
   、を具備してなるゲートターンオフサイリスクの制御装
   置。